Category Archives for Процессоры

Рис. 1. 37. Иерархическая организация памяти

Рассмотрим три организации кэш-памяти: 1.Полностью ассоциативная кэш-память. 2.Кэш-память с прямым отображением. 3.Ассоциативная по множеству кэш-память.

При полностью ассоциативном размещении блоков в кэш-памяти допускается размещение каждого блока b из ОП в любом месте m кэш-памяти. Механизм преобразования адресов должен быстро дать ответ, существует ли копия блока b в кэш-памяти, и, если существует, то в каком месте m она находится. Исходя из этого рассмотрим структуру полностью ассоциативной кэш-памяти.

Для размещения в кэш-памяти данных блока b в место m используется часть разрядов адреса блока i. Т.к. мы не можем осуществлять полностью ассоциативное сравнение, то часть разрядов адреса блока разбивают на 2 части, где первая часть будет ячейка ассоциативной памяти, где хранится место требуемого блока (i – индекс) и вторая часть t – тег, определяющий Читать далее

Реализован компромисс между полностью ассоциативной кэш-памятью и кэш-памятью с прямым отображением: ОП разбивается на блоки, объединенные в области (как при прямом отображении), КП разбивается на группы мест по числу блоков в области, т.е. для каждого индекса имеется несколько мест, но в разных группах (Рис. 1. 47). Тэги в этом случае для определения кэш-попадания подвергаются ассоциативному Читать далее

Реально у любой системы с кэш-памятью для одних и тех же данных имеется две копии: 1-я копия в кэш-памяти, а вторая в ОП и эти копии могут различаться (когда взведен флаг W, то копия в кэш-памяти отличаются от копии в ОП). Поэтому возникает проблема обеспечения целостности данных. Кэш-контроллер должен реализовывать некую стратегию обновления ОП для Читать далее

Проблема обеспечения целостности данных хранящихся в ОП для многопроцессорных систем, заключающаяся в том, что трудно определить, где находятся не актуализированные данные — в кэш-памяти процессоров или в ОП. Рис. 1. 51. Организация кэш-памяти в многопроцессорных системах

Прерывание — это временное прекращение вычислительного процесса, вызванное событиями, внешними по отношению к этому процессу. Прерывание – это операция процессора, состоящая в регистрации предшествовавшего прерыванию состояния процессора и установлению нового состояния (ГОСТ).

Последовательность прерывания – это действие, выполняемое процессором для реализации прерывания текущего процесса: 1. Получает запрос на прерывание. 2. Ожидание завершения текущей команды. 3. Приём типа или номера прерывания.

Рис. 1. 55. Цикл PCI – ответ на прерывание

Контроллер приоритетных прерываний – это пассивное устройство на системном интерфейсе. Передает номер источника прерывания, которое возникло, но перед тем как передать, оно должно зафиксировать запросы и сформировать по какому-то приоритету этот запрос. Рис. 1. 58. Контроллер приоритетных прерываний

Рассмотрим пример программируемого контроллера прерываний для многопроцессорных систем. Рис. 1. 60. Структурная схема программируемого контроллера прерываний

INDEX Описание Доступ 00h ID R/W 01h Версия RO 02h Архитектурный идентификатор RO 10?8Fh Таблица переадрессации (24×8) R/W

1. Использование специальных устройств (мостов), называемых контроллерами периферийных устройств (КПУ), которые предназначены для сопряжения ПУ с системным интерфейсом требуемого уровня. 2. Архитектурно КПУ представляют собой совокупность трех адресных пространств (для самого сложного контроллера). Более простые контроллеры могут содержать одно или два адресных пространства, например, в интерфейсе ISA присутствуют только пространство ввода/вывода и пространство памяти, а Читать далее

а)Программный. При котором программа (драйвер) исполняя команды ввода/вывода процессора читает или записывает регистры контроллера периферийных устройств. Реализуется средняя скорость передачи данных. Как правило, любой контроллер имеет 3 типа регистров: § регистры команд, куда записываются коды действий, которые должен выполнить контроллер; § регистр состояния. Программа, читая содержимое этого регистра, определяет состояние контроллера и ПУ;

Основные элементы: 1. Конфигурационное адресное пространство (при использовании ИМС PC-Card можно опустить). 2. Пространство ввода/вывода (есть всегда). 3. Пространство памяти (ПЗУ, ОЗУ).

Проблема конфигурации, заключается в следующем: может оказаться, что у нас имеется несколько однотипных устройств, которые находятся в системе, например, несколько однотипных контроллеров, которые требуют одних и тех же ресурсов. Каждому КПУ выделяется место в памяти с определенными адресами. Но, если нам потребуется включить два, три или четыре однотипных устройства (например, две видеокарты), тогда может возникнуть Читать далее

Каждое устройство на PCI имеет свою область памяти, используемую строго для конфигурации. Для каждого устройства изготовитель предусматривает свое адресное пространство. Рис. 1. 71. Выделение конфигурационного адресного пространства на интерфейсе PCI

Может оказаться, что на одной плате существуют многофункциональные устройства. Пример, на звуковой карте есть очень много устройств: входной и выходной каналы, регулятор громкости, микшер и т.д. и т.п. А конфигурационное адресное пространство одно. Каждое из этих устройств независимо: микшер может быть, а может и не быть, также и регулятор. Т.е. на контроллере может быть несколько Читать далее

Рис. 1.75. Структура Class Code

Рис. 1. 76. Структура Status

1. Cache Line Size – (4 разряда читаются или записываются). Определяет объем обмена в двойных словах для множественного чтения или записи. (Тут записывается не сама длина, а степень числа 2). 2. Latency Timer – (RO). Определяет, на сколько тактов устройство задерживает выдачу данных при пакетном обмене (т.е. на сколько это устройство задерживает получение 1-го байта Читать далее

1. Base Address Register – программа начальной инициализации и конфигурации определяет через базовый регистр объем памяти и тип адресного пространства, требуемые устройством. Для этого в регистр записывается 32-х разрядное число 0FFFFFFFFh, которое опознается устройством, и следующее чтение из этого регистра содержит тип адресного пространства и его объем.

1. Expantion ROM Base Address — (базовый адрес расширяющей памяти (R/O)). Содержит индивидуальный код, который применяется только для данного устройства (например, для видеокарты – код настройки цветов, и т.д.).

1. Включение питания (power-on). Тестируется процессор, запуская внутри себя микрокод. Затем чтение команды, записанной по жёско-фиксированному адресу. 2. Power-On-Test – этот тест находится по начальному адресу в ПЗУ и выполняет:

Отличительная особенность АВМ — аналоговая или непрерывная форма представления информации, переменных, использование аналоговых величин. Аналоговая величина — непрерывная физическая величина, заменяющая искомую или заданную в решаемой задаче, связанная с ней масштабным соотношением. АВМ — вычислительная машина, производящая операции над аналоговыми величинами.

Операционный усилитель (ОУ) – усилитель электрических сигналов, предназначенный для выполнения различных опреаций над аналоговыми величинами при работе в схеме с отрицательной обратной связью. В качестве ОУ обычно используют усилитель постоянного тока, способный усиливать как переменный, так и постоянный ток, т.е. сигнал, в спектральный состав которого может входить нулевая частота.

В качестве аналоговых величин в АВМ используют электрические напряжения. Электрическое напряжение, как известно, легко преобразовать в другое используя потенциометр. Последний находит широкое применение для умножения напряжения (машинной переменной) на постоянный коэффициент, лежащий в диапазоне от 0 до 1. Выполняющие функцию умножения потенциометры называют операционными. Схема включения операционного потенциометра представлена на рис. 4.3. Поскольку выходное сопротивление Читать далее

Суммирование аналоговых величин в АВМ осуществляется путем суммирования про­порциональных аналоговым напряжениям аналоговых токов, которые формируются с помощью резисторов. Схема блока суммирования представлена на рис. 4.5. Рис. 4.5. Общая схема блока суммирования

Пусть неинвертирующий вход ОУ заземлен, т. е. его потенциал равен нулю (рис. 4.6). При этом ; . Схема осуществляет алгебраическое суммирование входных напряжений с инвертированием знака результата.