Динамическая память DRAM (Dinamic Random Access Memory) получила свое название от принципа действия ее запоминающих ячеек, которые выполнены в виде конденсаторов, образованных элементами полупроводниковых микросхем. С некоторым упрощением описания физических процессов можно сказать, что при записи логической единицы конденсатор заряжается, а при записи нуля – разряжается.
Схема считывания разряжает через себя этот конденсатор, и, если заряд был ненулевым, выставляет на своем выходе единичное значение, и подзаряжает конденсатор до прежнего значения. При отсутствии обращения к ячейке со временем за счет токов утечки конденсатор разряжается и информация теряется, поэтому такая память требует постоянного периодического подзаряда конденсаторов (обращения к каждой ячейке) – память может работать только в динамическом режиме. Этим она принципиально отличается от статической памяти, хранящей информацию сколь угодно долго (при включенном питании). Благодаря относительной простоте ячейки динамической памяти на одном кристалле удается размещать миллионы ячеек и получать самую дешевую полупроводниковую память достаточно высокого быстродействия с умеренным энергопотреблением, используемую в качестве ОП компьютера.
Запоминающие ячейки микросхем DRAM организованы в виде двумерной матрицы.
Рис. 1. 26. Функциональная схема динамической памяти DRAM
RAS# (Row Address Select) — выбор адреса строки.
CAS# (Column Address Select) — выбор адреса столбца.
WE – Write Enable.
OE# — Output Enable.
RG Row – регистр строк.
RG Column – регистр столбцов.
MUX/DMX – мультиплексор-демультиплексор.
D – двунаправленный одноразрядный выход.
DC – дешифратор. Формирует адресные линии.
Рис. 1. 27. Схема запоминающей ячейки памяти
Рис. 1. 28. Схема усилителя-регенератора
Ячейка памяти выполняет только роль ключа в выборке из конденсатора С. Сохранность данных обеспечивается усилителем-регенератором. При отсутствии адресного сигнала АШ ключ VT1 разомкнут и конденсатор С хранит накопленный ранее заряд. В этом случае сигнал “подготовка” активен и напряжения на стоках транзисторов VT3 и VT4 равно Vcc/2, т.к. транзистор VT2 открыт.
При записи данных выходной сигнал низкого или высокого уровня подается на сток VT4, когда снимается сигнал “подготовка”. Это обеспечивает появление несимметричности в схеме. В момент открытия транзистора VT1 сигналом АШ происходит заряд или разряд конденсатора С в зависимости от состояния соответствующей разрядной шины РШ. После снятия сигнала АШ схема возвращается в исходное состояние, а конденсатор С накапливает или же не накапливает заряд.
При чтении данных снимается сигнал “подготовка” и подается сигнал АШ одновременно. Если напряжение на конденсаторе больше Vcc/2, сигнал на стоке VT3 высокий, иначе – низкий. Тем самым данные, записанные на конденсаторе, переписываются в триггер-регенератор с одновременным восстановлением заряда на конденсаторе.
Рис. 1. 29. Схема мультиплексора-демультиплексора
Сначала на микросхему подается адрес строки, потом (через некоторое время, равное считыванию и регенерации всех запоминающих ячеек соответствующей АШ) подается номер столбца, который коммутирует считанный записанный разряд на выход D микросхемы.
