Арбитр памяти. Графическое обозначение данной микросхемы:

Сигналы делятся на три группы:

· Сигналы, запроса DMA – #MReq0-#MReq3

· Сигналы подтверждения DMA или отсутствия доступа к ОП — #MGr0-#MGr3

· Питание микросхемы.

Напряжение питания микросхемы 5 В. Принцип работы данной микросхемы следующий:

В начальный момент времени на счетчике устанавливается произвольный код. Данный код поступает на дешифратор DC1, который преобразует его в 4-х разрядный унарный код. Полученный код поступает на мультиплексор MS1 и дешифратор DC2. Результат дешифрации подается на управляющий блок. Только в том случае, если код является верным (верными считаются следующие коды: 0001, 0010, 0100, 1000), управляющий блок разрешает установку полученного кода на выходе микросхемы. Верный код подается на каждый из транспьютеров, – причем 0 означает запрос арбитра к транспьютеру на освобождение памяти, а единица на разрешение доступа к ОП. Через некоторое время от транспьютеров приходит ответ в инверсном виде, т.е. возможен следующие верные комбинации (1110, 1101,1011,0111 – для ответа транспьютеров о освобождении использования памяти и 0001, 0010, 0100, 1000 – для подтверждения окончания использования памяти транспьютером, которому был разрешен доступ). При появлении на входе микросхемы всех 4-х сигналов #MGr0-#MGr4 они поступают на компараторы, где происходит определение типа сигнала, пришедшего от транспьютеров. Один из сигналов 1110, 1101,1011,0111 говорит о том, что 3 транспьютера закончили доступ к ОП и она свободна для использования. В этом случае управляющий блок прекращает запрос сигнала #Mreq0-#Mreq3 и запускает таймер, который выделяет time-slot для использования памяти одним из транспьютеров. После окончания time-slot транспьютеру, использующему ОП подается запрос на ее освобождение. Через некоторое время после окончания транзакции с памятью, транспьютер возвращает подтверждение о том, что память свободна. Арбитр выделяет новый time-slot для другого транспьютера и процесс повторяется снова.

5.2. Кластер (см. ПГУ.701.020.007.Э3). На элементах DD1, DD2, DD3, DD4 собран тактовый генератор и делитель частоты. Для нормальной работы транспьютера, ему необходимо подать 3 тактовых сигнала: LinkClockIn, ClockIn частотой 5 МГц и LPClockIn с тактовой частотой 1/10 от ClockIn.

C выхода логического элемента DD1.3 тактового генератора, собранного на логическом элементе DD1, импульсы подаются на вычитающий вход счетчика DD3 и параллельно приходя на шину сигналами LinkClockIn и ClockIn. Выходы счетчика соединены с дешифратором DD4, с 0 выхода которого снимается тактовый сигнал LPClockIn. Для устойчивой работы счетчика он используется вместе с триггером DD2, который контролирует появление тактовых сигналов с выхода счетчика.

5.3. Микропроцессоры DD6-DD9 соединены между собой по принципу «каждый с каждым» посредством последовательных каналов LinIn0-LinkIn3 по входу и LinkOut0-LinkOut3 по выходу. У каждого транспьютера имеется одна входная и одна выходная связь из кластера. Это каналы: LinkIn3, LinkOut7, LinkOut9, LinOut12, LinkIn15, LinkOut17, LinIn19, LinkOut20. На каждый процессор подаются входные тактовые сигналы: LinkClockIn, ClockIn частотой 5 МГц и LPClockIn с тактовой частотой 1/10 от ClockIn.

Для установки скорости работы процессора имеются внешние входные сигналы ProcSpeed0-ProcSpeed2. В данном случае комбинацией этих сигналов устанавливается тактовая частота 40 MHz. Для изменения скорости работы последовательных каналов используются сигналы LinkSpecial0, LinkSpeed0-LinkSpeed1, заведенный извне на каждый микропроцессор.

Микропроцессор использует внешнюю по отношению к своей ОП, поэтому для правильного ее функционирования с транспьютера выведены следующие группы сигналов:

· MemAdr0-MemAdr9 – для адресации к ОП;

· MemData0-MemData31 – для использования 32-х разрядных микросхем памяти;

· NotMemRAS0- NotMemRAS 4 и NotMemCAS0- NotMemCAS4 – сигналы, необходимые для работы с DRAM памятью.

· Сигналы MemReq и MemGranted, обеспечивающие корректную работу микропроцессора с ОП. Используются для запроса DMA и сигнализации о состоянии транспьютера при работе с ОП.

5.4. Сигналы ErIn и ErOut. Являются транзитными. Все микропроцессоры соединены между собой по этим сигналам следующим образом:

На вход ErrorIn DD6 с разъема XS2 поступает сигнал ErIn. С выхода ErrOut DD6 сигнал поступает на вход ErrorIn DD7. С выхода ErrOut DD7 сигнал поступает на вход ErrorIn DD8. С выхода ErrOut DD8 сигнал поступает на вход ErrorIn DD9. С выхода ErrOut DD9 сигнал поступает на разъем. Тем самым видно, что сигнал ErIn проходит через все микропроцессоры и возвращается из кластера. Данный способ соединения помогает отслеживать ошибки, возникающие при работе сети и локализовано их находить и исправлять. По данному принципу соединены все кластеры на материнской плате и конвейер из материнских плат.