4.1. Микропроцессор ST20450 фирмы SGS-THOMSON MICROELECTRONICS содержит в себе:
а) ЦПУ с сокращенным набором команд (RISC), имеющее быстродействие 32 MIPS на частоте 40 MHz;
б) внутрикристальное ОЗУ (On-chip RAM) емкостью 16 Кбайт со скоростью обмена 160 Мбайт/сек;
в) 32-разрядная шина памяти, позволяющая адресовать до 4 Гбайт внешней по отношению к кристаллу памяти и имеющая быстродействие 100 Мбайт/сек для памяти типа SRAM и 89 Мбайт/сек. для модулей DRAM памяти;
г) четыре последовательных двунаправленных линии связи, обеспечивающих взаимодействие транспьютера с внешним миром, работающих параллельно с ЦПУ и имеющих скорость передачи 5/10/20 Мбит/сек.;
д) таймер с разрешающей способностью 1 мкс.;
е) системные управляющие сигналы Сброс, Ошибка, управляющие загрузкой и анализом состояния транспьютера, сигнализирующие об ошибках;
ж) интерфейс внешних событий, обеспечивающий асинхронную связь внутреннего процесса и внешнего события;
Соединение транспьютеров друг к другу выполняется по типовой схеме подключения, при которой выход одного линка соединяется с входом другого.
Рекомендуемые параметры для работы микропроцессора приведены в таблице 4.1.:
Таблица 4.1.
|
Обозначение |
Параметр |
Min значение |
Max значение |
Тип |
|
VDD |
Используемое напряжение |
3,6 |
V |
|
|
Vi |
Входное напряжение |
GND-0.6 |
5.75 |
V |
|
Vo |
Выходное |
GND-0.6 |
VDD+0.6 |
V |
|
Обозначение |
Параметр |
Min значение |
Max значение |
Тип |
|
Напряжение |
||||
|
Io |
Выходной ток |
25 |
МА |
|
|
Ts |
Рабочая температура |
-55 |
125 |
0С |
|
Pdmax |
Рассеиваемая мощность |
1,98 |
Вт |
4.2. Линейка памяти DRAM HB56A232 размером 8 Мбайт. Используется как внешняя локальная память для транспьютеров. На каждый транспьютер приходится по 2 Мбайта. Представляет собой готовое изделие в 72-pin корпусе, расстояние между контактами 1.27 мм., поддерживает питание 5V, является ТТЛ совместимой. Рекомендуемые параметры для работы данной микросхемы приведены в таблице 4.2.:
Таблица 4.2.
|
Параметр |
Обозначение |
Min значение |
Обычно |
Max значение |
Количество |
|
Поддерживаемое напряжение |
Vss |
0 |
0 |
0 |
|
|
Vcc |
4.75 |
5.0 |
5.25 |
1 |
|
|
Высокий входной уровень |
Vih |
2.4 |
— |
5.5 |
1 |
|
Низкий входной уровень |
Vil |
-1.0 |
— |
0.8 |
1 |
4.3. Заказная микросхема – арбитр памяти в кластере. Выполняется по ТТЛ технологии в соответствии с ПГУ.701.020.007.Э2, описанием принципа действия и временной диаграммой (см. п. 3.2.1.8. и п. 5.1.).
4.4. Дешифратор – 555ИД6 преобразует входной 4-х разрядный код в унарный на выходе. Используется вместе со счетчиком в качестве делителя частоты. По техническим параметрам удовлетворяет конструируемому изделию. Совместим по уровням ТТЛ.
4.5. Микросхема логики 1533ЛЕ1 – представляет собой 4 элемента НЕ. На элементах данной микросхемы собран тактовый генератор.
4.6. Триггер К155ТМ2 является синхронным D-триггером, использующимся вместе со счетчиком для его устойчивой работы. Микросхема выбрана из соображения совместимости по уровням, а также по соответствию для решения поставленной задачи.
4.7. Счетчик собран на микросхеме серии К1533 — К1533ИР23. Используется с триггером в качестве делителя импульсов. На информационные входы подается код 9, счетчик делит на 10. Микросхема выбрана из соображения совместимости по уровням, а также по соответствию для решения поставленной задачи.
