Транспьютерная сеть представляет собой набор кластеров, соединенных между собой посредством коммутаторов, находящихся на материнской плате (см. ПГУ.701.020.007.Э2).

3.1.1. Для обеспечения связи между материнской платой и компьютером используется интерфейс RS-232. Микросхема-драйвер является связующим звеном, на вход которого поступают сигналы RTS, RXD, TXD, DSR, и CTS с интерфейса, имеющие уровни интерфейса RS-232, а на выходе микросхемы-драйвера формируются сигналы, имеющие уже преобразованные уровни ТТЛ. Предполагается, что будет использоваться собственный программный драйвер, который будет использовать сигналы с интерфейса по собственному алгоритму.

Таблица 3.1.1

Сигнал	Использование	Комментарий
RTS	Rst	Сброс и инициализация транспьютерной сети
RXD	LinkI	Входной канал
TXD	LinkO	Выходной канал
DSR	ErO1	Канал выхода сигнала ошибка
CTS	ErIn1	Канал выхода сигнала ошибка

3.1.2. Коммутационная панель. Представляет собой устройство коммутации сигналов, приходящих либо с интерфейса RS-232, либо с предыдущей материнской платы. На вход подаются управляющие сигналы Rst, ErO, ErIn1, ErIn2, Swh, причем сигналы Rst, ErO, ErIn1, ErIn2 управляют состоянием всей сети, а сигнал Swh используется выбора режима соединения панели: с интерфейсом или с другой платой. Перед использованием материнской платы необходимо выставить этот сигнал в зависимости от роли, играющей данной платой в конструируемой сети. При выставлении низкого уровня сигнала Swh происходит коммутация сигналов с интерфейса RS-232 на транспьютерную сеть, при использовании сигнала Swh с высоким уровнем, происходит коммутация сигналов с предыдущей материнской платы на данный гигакуб. Сигналы LinkI и LinkO коммутируется на панели точно также как и управляющие сигналы в зависимости от уровня сигнала Swh.

3.1.3. Главный управляющий кластер (основной) представляет собой блок, регулирующий и управляющий работой всех кластеров и коммутаторов, находящихся на материнской плате. На вход кластера поступают управляющие сигналы ErIn, Rst, PSp, LSp. Сигнал PSp служит для установки частоты, на которой будут работать все кластеры в транспьютерной сети, сигнал LSp устанавливает скорость, с которой будут работать последовательные каналы в транспьютерах. Выбор частоты и скорости осуществляется путем установки определенной комбинации сигналов ProcSpeed0-2 и LinkSpeedSpecial0, LinkSpeed1-2. Данный кластер имеет связь со следующими блоками на материнской плате:

· С интерфейсом RS-232 или другой материнской платой;

· С кластерной цепочкой, находящейся на материнской плате;

· С двумя кластерами СС1 и СС2, управляющими работой коммутаторов;

3.1.4. Кластеры СС1 и СС2 управляют работой коммутаторов. Имеют те же входные управляющие сигналы, что и главный управляющий кластер, каждый из них имеет по 2 связи с коммутатором, по 1-й друг с другом и по 1-й с основным кластером.

3.1.5. Коммутаторы представляют собой коммутационные панели с изменяемой логикой работы, программируемой до начала работы сети. Построены на микросхеме STC104, имеющей 32 последовательных канала, каждый с пропускной способностью 100 Мбайт/сек. На управляющие входы коммутаторов подаются сигналы CSp0-CSp1, Clc, Rst, StrbI0….StrbI15. Сигнал Clc является тактовым, необходимым для согласованной работы всех внутренних узлов коммутатора. Сигнал Rst служит для начальной инициализации и сброса коммутатора в исходное состояние, при котором коммутатор ожидает микропрограмму, поступающую по одному из линков, программирующую его на текущий сеанс работы. Сигналы CSp0-CSp1 выставлены на плате, и предназначены для управления скоростью работы каналов коммутатора. Сигналы StrbI0-15 и StrbO0- StrbO15 необходимы для стробирования данных при использовании цепочки «коммутатор-коммутатор».

LinkInData0 — LinkInData31 и LinkOutData0 — LinkOutData31 представляют собой каналы, по которым коммутатор связан с кластерными матрицами и с другими коммутирующими устройствами.

3.1.6. Кластеры С1 — С16 выполняют роль основных вычислительных элементов, имеют соединение между собой и коммутаторами по принципу «каждый с каждым». Управляющие сигналы подаются те же, что и для главного управляющего кластера (п. 3.1.3.)

3.1.7. CS представляет собой блок, выдающий основные служебные сигналы, используемые транспьютерами и коммутаторами. Это сигналы: CSp, Clc, Swh, PSp, LSp. Сигнал Rst в данном блоке не преобразуется.

3.1.8. Connectors Conveyor (IN-OUT) представляют собой разъемы, предназначенные для соединения материнских плат в конвейер. На разъем выводятся все необходимые сигналы для работы материнской платы.

3.2.1. Арбитр памяти представляет собой устройство, обеспечивающее контроль за доступом к памяти каждого из транспьютеров в кластере. Принцип работы основан на разделении времени (time-slots) доступа к ОП каждого из транспьютеров. Запрос от транспьютера может прийти в любое время (т.к. каждый транспьютер работает в асинхронном режиме).

3.2.1.1. Счетчик CT необходим для последовательного опроса каждого из транспьютеров. Управление счетчиком осуществляется обратной связью идущей с входа микросхемы. На управляющий вход подается переключающий сигнал #SW. Счетчик связан с дешифратором, осуществляющим дешифрацию поступившего кода.

3.2.1.2. Мультиплексор MS1 – служит для разделения сигналов #MemReq1-#MemReq4 в нормальном и инверсном состояниях, выходящих с микросхемы арбитра. Управляется с помощью двух входов – A0 и CS, которые контролируют прохождение сигналов через мультиплексор. Контроль за этими сигналами осуществляет блок управления.

3.2.1.3. Дешифратор DC2 предназначен для определения той комбинации сигналов, которые возможны при работе микросхемы. Он установлен на выходе и определяет код, приходящий от с DC1. Одна из полученных комбинаций с дешифратора подается на управляющий блок, осуществляющий управление всей схемой в целом.

3.2.1.4. Дешифратор DC3 выполняет ту же функцию, что и дешифратор DC2 (п.3.2.1.3), но расположен на входе и принимает код, приходящий с транспьютеров – сигнал #MGr0-#MGr3.

3.2.1.5. Мультиплексор MS2 предназначен для контроля за своевременным получением данных на компараторы CMP1 и CMP2, управление мультиплексором осуществляется управляющим блоком.

3.2.1.6. Компараторы CMP1 и CMP2 предназначены для сравнения кода, приходящего от транспьютеров, с кодом который им послал арбитр. Компараторы связаны с управляющим блоком и косвенно управляют работой таймера.

3.2.1.7. Таймер – предназначен для контроля за временем доступа каждого транспьютера к ОП. Управляется с помощью управляющего блока. Время работы таймера выбирается по следующему принципу:

Если нет активных высокоприоритетных процессов, то низкоприоритетные процессы исполняются в режиме разделения времени. Каждые 5120 тактов входного тактового сигнала процессор пытается изменить исполняемый процесс. Процесс может непрерывно исполняться максимум 2 таких периода времени. В начале первого периода он получает в свое распоряжение процессор, а с начала второго периода процессор выполняет его команды, пока не встретит какую-нибудь из команд, на которых разрешено прерывать процессы. Время переключения процессов составляет около 1 мкс. Следовательно, проведя расчет можно сказать, что время работы таймера должно составлять 2 мс.

3.2.1.8. Управляющий блок представляет собой устройство, которое выполняет согласование работы всех узлов микросхемы. Логика работы данного блока, а, следовательно, и всей микросхемы арбитра памяти демонстрируется временной диаграммой:

Рис 3.2. Принцип работы микросхемы арбитра памяти