На плате устанавливаются три цифровых элемента: контроллер PC Card, микросхема символьной обработки и постоянное запоминающее устройство атрибутов. Контроллер PCI1250A предусматривает питание от напряжения как +5 вольт, так и +3,3 вольт. Для уменьшения потребляемой мощности и увеличения быстродействия выбрано более низкое значение напряжения питания. Для микросхемы символьной обработки также следует предусмотреть питание от +3,3 вольт.

В схеме устройства используются все выводы микросхемы символьной обработки. Из выводов контроллера использованы только сигналы интерфейса PCI и одного из двух предоставляемых гнёзд PC Card. Неиспользуемые входы подключаются к уровню логической единицы, то есть через резисторы к напряжению питания.

Функционирование устройства осуществляется в соответствии с соглашениями интерфейса PC Card, зафиксированными в требованиях к временным и электрическим параметрам схемы. Контроллер PCI1250A переводит все циклы PCI, обращённые к устройству, в сигналы PC Card. Это преобразование является стандартным и может здесь не рассматриваться. Можно считать, что вся работа устройства осуществляется микросхемой символьной обработки, подключённой к 16-разрядному интерфейсу PC Card, и рассматривать только циклы этого интерфейса.

В процессе функционирования устройства передача данных может выполняться в циклах четырёх видов: чтение ввода-вывода, запись ввода-вывода, запись и чтение при прямом доступе к памяти и чтение конфигурационных данных.

Цикл чтения в адресном пространстве ввода-вывода на внутреннем интерфейсе PC Card начинается с установки адреса. Функциональный блок дешифрации адреса в микросхеме символьной обработки должен распознавать значения, адресующие 16-разрядные регистры, и устанавливать в этом случае сигнал . Перевод в низкое напряжение должен производиться не позднее чем через 35 наносекунд после установки адреса. Подтверждение действительного значения на линиях адреса и выбор адресного пространства ввода-вывода производится переводом в низкий уровень напряжения на линиях – и соответственно. После этого устанавливается в активный уровень сигнал . При чтении регистров устройства не бывает необходимости в ожидании: доступ к регистру статуса возможен в любой момент, обращения к другим регистрам разрешены только в состоянии приостановки. Само чтение представляет собой переключение шинных формирователей, то есть операцию, не требующую много времени, поэтому значение активного времени команды (t_cA) контроллера может быть установлено минимальным – 210 наносекунд. При этом данные на линиях DATA0…DATA15 должны устанавливаться не позднее чем через 200 наносекунд после перевода в активный уровень сигнала . После возвращения в пассивный уровень линии данных могут быть переведены в третье состояние. Контроллер через определённые промежутки времени отключает A0…A25, устанавливает в высокий уровень сигналы – и .

Цикл записи ввода-вывода также начинается установкой адреса, и в течение 35 наносекунд после этого микросхема символьной обработки в случае обращения к регистрам адреса строки выставляет . Вместо сигнала в активный уровень переводится . Данные на линиях D15…D0 выставляются не микросхемой, а контроллером, и это происходит не позднее чем за 90 наносекунд до установки . Отключаются линии данных также не ранее чем через 90 наносекунд после возвращения в пассивное состояние. Другое важное отличие циклов записи от циклов чтения – то, что обращение к регистру команды возможно в любой момент, но его изменение возможно только после завершения очередного цикла сопоставления. В том случае, если обращение к устройству происходит в процессе сопоставления, микросхема символьной обработки должна выставить сигнал не позднее чем через 35 наносекунд после . Когда сопоставление от текущего начального адреса подстроки завершается (удачно или неудачно), работа устройства приостанавливается и значение на линиях DATA15…DATA0 записывается в адресуемый регистр, переводится в высокий уровень. После этого всё происходит аналогично циклу чтения: отключаются , A25…A0, , – , а также DATA15…DATA0.

Цикл чтения атрибутов происходит аналогично чтению в пространстве ввода-вывода, но контроллер выставляет вместо сигнал . Временные параметры при этом несколько другие. Гарантированное время длительности импульса – 200 нс. Сигнал не выставляется.

Циклы прямого доступа к памяти начинаются переводом в активный уровень сигнала на линии BVD2 (), которая также может использоваться для запроса прямого доступа. Для подтверждения операций прямого доступа к памяти устанавливается низкий уровень напряжения на линии . Выполняется всегда пересылка 128 16-разрядных слов. Каждая пересылка стробируется сигналом IOWR.