1. а)Произведение времени доступа на стоимость хранения бита Д-х является величиной постоянной. б)Чем более быстродействующее ЗУ, тем больше стоимость хранения бита Д-х . в)Среднее время доступа такой памяти будет равна времени доступа к самому медленному ЗУ. г)При одновременном использовании различных типов ЗУ и при произвольном дотупе в их адресное пространство среднее время доступа == времени доступа к самому медленному ЗУ. д)Повышение бвстродействия памяти и увеличение её ёмкости без увеличения стоимости хранения бита возможно только архитектурными методами путём использования 2-х или более типов ЗУ в рамках иерархической организации доступа.
. Учёт локальности потоков к-д Д-х как в пространстве, так и во времени (частота их использования позволяет построить иерархическую память).
а).частотный Наиболее часто используемые Д-е распологаются в наиболее быстродействующей памяти. б).принцип локальности Используется блочная пересылка м/у уровнями памяти, позволяющая получить следующие, возможно необходимые Д-е для последующей обработки, распологаемые в более быстродействующем ЗУ.
Подсистема памяти — это совокупность тех-их средств для организации доступа к Д-м.
Доступ: а) хранение; б) чтение; в) запись Д-х;
Конструктивно её организовать в ЭВМ невозможно. Она включает:1 процессор 2системный интерфейс 3модули памяти 4специальные схемы 5схемы контроля за достоверностью Д-х (при хранении ипри пересылке) 6сх. регенерации 7сх. защиты памяти (часть расположена в процессоре, часть на материнке. в модулях. подсистема прерываний).
Введём несколько определений:
Адресация — это установление соответствия м/у множеством однотипных объетов (ячеек памяти) и множеством их адресов Это метод идентификации места положение в пространстве.
Физический адрес — число, однозначно идентифицирующее ячейку памяти.
Физическое адрсное пространство (совокупность адресов ячеек памяти) — это такое адресное пространство, кот. доступно процессору ч/з его интерфейс — host.
Логический адрес — число, содержащееся (вычисляемое) в полях (вычисляемое по содержимому полей к-ды), однозначно идентифицирующее ячейку памяти, доступную программе.
Логическое адресное пространство — это адресное прос-во, доступное посредством выполнения к-д процессора.
Эволюция принципов построения подсистемы памяти. 1Логическое адресное пространство = физическому. 2Лог. адр. пр-во меньше физического. 3Лог.адр. пр-во больше физического (виртуализация памяти ). Виртуализация или виртуальная адресация памяти (используется ВЗУ). Виртуализация памяти — это метод автоматического управления иерархической памятью, позволяющий реализовать единую быстродействующую память большого объёма. Вводится понятие доступной памяти (доступное адр. пр-во). 4.Примеры нестандартного подхода к построению подсистем памяти. а). Спулинг — виртуализация принтера (создаётся вместо принтера область на ВЗУ и каждой задаче выделяется по ‘виртуальному принтеру’, но реально существует 1 принтер), создаётся очередь для вывода на печать. б). Физ. адр. пр-во меньше, чем объём физ. памяти. (Страничная организация доступа к памяти LIM EMS 4.1.) в). Физ. память за пределами физ-ого. адр. пр-ва. XMS 2.0 Extended ms (драйвера). При наличии соответствующего ПО можно обмениваться участками памяти м/ у доступной и недоступной процессору.
EMM 386 драйвер поддерживает и XMS и ms.
Сущ-ет 2 подхода для решения проблемы согласования пропускной способности процессора с основной памятью. Они основываются на 2-х уровнях: а) архитектурном (принцип лок-ти и час-ти) б)техническом (как улучшить память EDO, BEDO, SDRAM).
Архитектурные методы рассматривают повышение быстродействия. Технические — рассм-ют улучшение динамич. и статич. памяти.
Технические методы увеличения быстродействия памяти. Эффективность динам. памяти определяется следующим: 1.Запоминающая ячейка содержит 2 вентельных эл-та (2 КМОП — транзистора). 2.Низкая энергия потребления (энергия переключения). 3.Болбшая ёмкость ЗУ (объём DRAM ~ 16 (32) Мбит). Недостатки: а)Регенерация Д-х (необходимость) б)Сложность выборки Д-х в)Большое времядоступа (60 нс.).
КЭШ — память. В КЭШ — пам. находят реализацию следующие архитектурные принципы. Концепция КЭШ — памяти.
1.Принцип лок-ти. Если произошло обращение к Д-м или к-дам по адресу А , с большой вероятностью следующее обращение будет по адресу (А+1), значит, можно заблаговременно переслать блок памяти А, А+1 в более быстродействующую память.
2.Частотный. Сущ-т вероятность того, что ранее используемые Д-е опять потребуются в следующие моменты времени. Наприм. тело цикла, массив, кот. модифицируется в зависимости от содержания хранящихся в нём Д-х. Ёмкость КЭШ – памяти. 1/1000 — 1/500 часть основной памяти. (В 5 — 10 раз выше быстродействия основ. памяти). Организация обмена м/у основ. памятью и КЭШ основывается на блочной выборке, когда основ. пам. разбивается на блоки заданной длины, и обмен происходит целыми блоками. Типовая длина блока при блочной: 4, 8, 16, 32байт (при 32-х разрядной магистрали Д-х) 1, 2, 4, 8. При 64-разрядной длина умножается на 2. В любом месте м. б. записан 1 оперативный блок. Разрядность основ. пам. желательно ув-ть до размера блока (что на некот. современных ПК и сделано). Необходимо стремиться ув-ть разрядность основ. памяти. А кол-во блоков кратно раз-ру регистра. Чем меньше блок, тем больше пакет.
Каждая КЭШ-пам. должна содержать некот. механизм преобразования адресов. Механизм преобразования адресов решает 3 задачи: Есть ли блок в КЭШ-пам. Если этот блок есть, в каком месте он расположен. Если этого блока нет, какое место выбрать для размещения этого блока.
Стратегия выборки определяет, каким образом определяется место текущего блока.
Стратегия замещения определяет место, которое м. б. удалено из КЭШ- пам. Сущ-ет 2 основ. стратегии замещения: а) реже всего используем. блок б) используемый раньше всех.
Направление просмотра определяет, какой следующий блок будет считан из основ. пам. Реализ. просмотр вперёд и назад.
КЭШ- контроллер пвтается предсказать направление просмотра по предистории обращения процессора к памяти.
Организация КЭШ-па м. Сущ. 3 основ. метода организации КЭШ- пам. для неймановской архитектуры: 1.КЭШ — пам. полностью ассоциативная 2. КЭШ с прямым отображением 3 Ассоциативная по множ-ву.
1.КЭШ полностью ассоц-ая. При полнотью ассоц-ом размещении (распределении) мест допускается размещение произвольного блока b в произвольном месте m. Механизм преобразования адресов должен дать ответ, сущ-ет ли копия блока b в КЭШ, а если нет, то в каком месте m. Структура пол-ью ассоц-ой КЭШ- памяти. Ассоциативная память — это некот. пам., котор. выбирает Д-е не по адресу, а по содержимому своих ячеек. (CAM- ассоц-ое ЗУ). В CAM 4 ячейки памяти (в процессоре i 486 для КЭШ -пам. 1 уровня). Кэш — память — это совокупность ячеек, каждая из кот. имеет разрядность. На вход каждой ячейки подаётся номер блока. d — номер байта в блоке m — возвращает адрес блока в Кэш-памяти cp — компаратор или схема сравнения (сравнивает требуемый номер блока с тем. кот. хранится в данный момент в регистре). b ~ 128 [ 64, 32] разрядность max длина блока = 64 б. b = [ 60— 56] 32 М: для адрессации необходимо 20 разрядов + 5 = 25 разрядов, т. е. b = [23—30] Кэш -пам. полностью ассоциативна! Достоинства: Простота. Недостатки: 1.Сложность АЗУ. 2.Невозможность использования для больщого объёма (ограниченное кол-во мест).
2.КЭШ с прямым отображением.
Для размещения в памяти Д-х блока с адресом b , используется часть этого адреса b для вычисления места.
3.Ассоциативная по множ-ву Кэш-память.
Реализован компромис м/у полностью асоц-ой Кэш и Кэш с прямым отображением.Т. е. для каждого индекса имеется несколько мест расположения блоков. В ккакам месте расположен блок, вычисляется путём ассоц-ого сравнения тегов. Каждый индекс расположен на N-мест. Разделим Кэш на группы. Совокупность групп — это Кэш-пам. с прямым отображением. Структурная организация ассоц-ой по множ-ву КЭШ-пам.
Шифратор сети выполняетследующие функции: 1.Определяет N-места в группе, содержащей требуемый блок. 2.Если требуемого блока нет, выдает номер первого свободного блока (приоритетный шифратор CRCD). 3.Если все блоки заняты, выдаёт номер места, кот. в соответствии со стратегией замещения д. б. освобождено. А также из памяти тегов извлекается и используется флаг модификации блоков. Недостатки: 1.Сложная и дорогостоющая. 2.Требуется большой объём памяти тегов.
