Благодаря успехам интегральной технологии широко применяются микросхемы ЗУ на биполярных и МОП транзисторах. Элементом памяти в первых из них служит простейший триггер, во вторых — триггер или конденсатор, заряжаемый до напряжения, соответствующего единичному состояний элемента. Биполярные триггерные микросхемы обладают значительным быстродействием, а МОП микросхемы — большей емкостью ЗУ. Кроме того, МОП — микросхемы потребляют значительно меньше энергии.
Типичный пример триггерного ОЗУ—параллельный регистр. При четырех битах хранимой информации все его компоненты умещаются в одном корпусе с 14-ю выводами, обеспечивающими доступ ко всем входам и выходам четырех элементов памяти. Организация памяти в виде отдельных регистров применяется при создании ОЗУ малой емкости (например, СОЗУ(сверхоперативное ОЗУ)).
При увеличении емкости ОЗУ возникает проблема доступа к каждому элементу памяти при ограниченном числе выводов корпуса. Эта задача решается с помощью адресной организации ЗУ с использованием дешифратора кода адреса. Как известно, дешифратор с n адресными входами дешифрирует 2n состояний. Таким образом, при четырех входах можно организовать обращение к 24=16 элементам памяти, при 10 входах—к 1024 элементам и т. д.
Запоминающее устройство адресного типа состоит из трех основных блоков: массива элементов памяти (накопитель), блока адресной выборки (дешифратор адреса) и блока управления.
