Увеличение частоты передачи данных обеспечивает пропускную способность для AGP2x – 533Мбайт/с и для AGP4x – 1066 Мбайт/с. В этих режимах блоки данных передаются как по фронту, так и по спаду стробирующего сигнала.
Демультиплексирование (разделение) шины адреса и данных сделано следующим образом. С целью экономии числа интерфейсных линий шину адреса и команды в демультиплексированном режиме AGPпредставляют всего 8 линий SBA (SideBand Address), по которым команда, адрес и значение длины передачи передаются последовательно за несколько тактов.
Системная логика порта AGP отличается сложным контроллером памяти, который выполняет глубокую буферизацию и высокопроизводительное обслуживание запросов AGP (от адаптера) и других своих клиентов. Порт AGP содержит практически полный набор сигналов шины PCI и дополнительные сигналы AGP. Устройство, подключаемое к порту AGP может быть предназначаться как исключительно для операций AGP, так и быть комбинацией AGP+PCI. Устройство обязательно должно выполнять функции ведущего устройства AGP и функции ведомого устройства PCI со всеми его атрибутами. Для транзакций в режиме AGP ему доступно только системное ОЗУ. В режиме PCI обращения возможны как к пространству памяти, так и к пространству ввода-вывода и конфигурационному пространству.
Транзакции в режиме PCI, инициируемые ускорителем, начинаются с подачи сигнала FRAME# и выполняются обычным для шины PCI способом. При этом на все время транзакции шина AD занята, причем транзакции чтения памяти занимают шины на большее число тактов, чем транзакции записи, – после подачи адреса неизбежны такты ожидания на время доступа к памяти. Запись на шине происходит быстрее – данные записи инициатор посылает сразу за адресом, а на время доступа к памяти они находятся в буфере контролера памяти. Контроллер памяти позволяет завершить транзакцию и освободить шину до физической записи в память. Обращения со стороны процессора отрабатываются адаптером так же, как обычным устройством PCI.
Конвейерные транзакции AGP инициируются только ускорителем; логикой AGP они ставятся в очереди на обслуживание и исполняются в зависимости от приоритета, порядка поступления запросов и готовности данных. Эти транзакции могут быть адресованы ускорителем только к системному ОЗУ. Если устройству AGP требуется обратиться к локальной памяти каких-либо устройств PCI, то оно должно выполнить эти транзакции в режиме PCI. Транзакции, адресованные к устройству AGP, отрабатываются им как ведомым устройством PCI, однако имеется возможность быстрой записи в локальную память FW (Fast Write), в которой данные передаются на скорости AGP, и управление потоком их передач ближе к протоколу AGP. Транзакции FW обычно инициируются процессором и предназначены для принудительного ввода данных в локальную память ускорителя.
Концепция конвейера AGP показана на рис.14. Порт AGP может находиться в одном из четырех состояний:
? IDLE – покой;
? DATA – передача данных конвейеризированнных транзакций;
? AGP – постановка в очередь команды AGP;
? PCI – выполнение транзакции в режиме PCI.
