Category Archives for Устройство компьютера

4.8.1. Ссылки на источники следует указывать порядковым номером по списку источников, выделенным двумя косыми чертами.

4.9.1. Титульный лист содержит реквизиты: 1) наименование министерства (ведомства) или другого структурного образования, в систему которого входит организация-исполнитель, наименование организации (в том числе и сокращенное) 2) индекс УДК, код ВКГ ОКП (для отчетов о НИР, предшествующих разработке и модернизации продукции) к номер государственной регистрации, проставляемые организацией-исполнителем, а также надпись «Инв.№»—эти данные размещаются одно под другим

  4.10.1. Фамилия и инициалы, должность, ученые степени, ученые знания в списке следует располагать столбцом. Слева указывают должности, ученые степени, ученые знания исполнителен и соисполнителей, затем оставляют свободное поле для подлинных подписей, справа указывают инициалы и фамилии исполнителей и соисполнителей. Возле каждой фамилия н скобках следует указывать номер раздела (подраздела) н фактическую часть работы, подготовленную Читать далее

Общепризнанно, что электроника является катализатором научно — технического прогресса во всех областях народного хозяйства, основой автоматизации машин, оборудования, технологических процессов и других систем управления. Однако широкомасштабное её использование во всех сферах человеческой деятельности предполагает наличие субъективных условий, главное из которых — общедоступность электронных изделий различного назначения. Это значит, что электроника должна быть дешёвой в широком Читать далее

Современный уровень развития технологии привёл к качественному изменению элементно-технологической базы, что позволило изменить сложившиеся в рамках предыдущих поколений принципов проектирования вычислительных средств, таких как: • жёсткая структура; • последовательное центральное управление; • линейная организация памяти; • отсутствие возможности адаптации структуры к особенностям решаемой задачи.

Принцип модульной организации предполагает построение вычислительной системы на основе набора конструктивно, функционально и электрически законченных модулей, которые позволяют самостоятельно решать некоторый круг вычислительных задач или задач управления, а также взаимодействовать с другими модулями.

Среди способов организации связи элементов внутри модулей и между модулями в системе можно выделить два основных: с помощью произвольных связей, реализующий принцип “каждый с каждым”, и с помощью упорядоченных связей ( магистральный ), позволяющий минимизировать число связей. Магистральный способ обеспечивает обмен информацией между функциональными и конструктивными модулями различного уровня с помощью магистралей, объединяющих входные и Читать далее

Микропрограммное управление обеспечивает наибольшую гибкость при организации многофункциональных микропроцессорных модулей и позволяет осуществить проблемную ориентацию микропроцессорной системы.

Принцип регулярности предполагает закономерную повторяемость элементов структуры и связей между ними. Регулярность системы следует рассматривать на различных уровнях ее организации.

В любой цифровой системе, как правило, информация передаётся от одного узла вычислительной системе к другому в виде двоичных сигналов. Такие сигналы имеют только два допустимых состояния или уровня напряжения. Если информация передаётся из одного блока в другой по одной линии путём представления логических уровней в виде последовательных рядов, то под таким видом связи подразумевают последовательную Читать далее

В такой организации системы ( рис. 1.2.1 ) различают две шины: шина управления ( CB ) и совмещённая шина адрес — данные ( ADB ). По шине управления передаются служебные управляющие сигналы, такие как синхронизация, чтение, запись, запросы на прерывание, подтверждение адреса и др. По совмещённой шине адрес — данные происходит передача микропроцессором адреса м Читать далее

Раздельные шины данных и адреса ( рис. 1.2.2. ) характерны для большинства микро-ЭВМ. Выделение отдельно шин для всех управляющих сигналов ( CB ), адресной информации ( AB ) и данных ( DB ) упрощает организацию обмена информацией между отдельными компонентами и уменьшает время выполнения команд в микро-ЭВМ.

В основу вычислительных систем, построенных на магистральной основе положен принцип связи между устройствами с помощью одной общей магистрали. Для каждого устройства, подсоединённого к этой общей магистрали, вид связи одинаков. Процессор использует один и тот же набор сигналов как для связи с ячейками запоминающих устройств, так и для связи с периферийными устройствами. Каждой ячейке памяти ОЗУ, Читать далее

Программно — управляющий режим передачи данных — наиболее простым и быстродействующим. Отличительной особенностью этого способа обмена данными является использование одной или нескольких специфических команд, инициирующих этот обмен. По инициативе и под управлением программы между задающим и приёмным устройством могут пересылаться полные 16-разрядные слова или 8-разрядные байты информации. Информацией могут быть команды, адреса или данные.

В режиме работы по прерыванию обмен данными происходит по требованию периферийного устройства. При этом процессор приостанавливает выполнение текущей программы, чтобы обслужить запрашивающее устройство. После завершения выполнения подпрограммы обслуживания процессор возобновляет выполнение прерванной программы с того места, где она была прервана. Поскольку в общем случае процессор способен выполнить от десятка до тысячи команд в течение промежутка Читать далее

В режиме прямого доступа к памяти (ПДП) обмен данными осуществляется без программного управления со стороны процессора и является одним из самых быстрым способом передачи данных между памятью и внешним устройством. Канал ПДП обычно используется для подключения к микропроцессору быстродействующих УВВ. Обмен данными через канал ПДП обеспечивает максимальную скорость ввода и вывода информации.

В результате этого, адрес d вместе с индексом i, который является номером места, является адресом данных в кэш-памяти, который поступает на шинный формирователь, а он уже работает с магистралью данных процессора. В зависимости от того, является ли действительным адрес или нет, шинный формирователь открывается или закрывается. Пусть у нас есть 6 блоков в ОП, которые Читать далее

Реализован компромисс между полностью ассоциативной кэш-памятью и кэш-памятью с прямым отображением: ОП разбивается на блоки, объединенные в области (как при прямом отображении), КП разбивается на группы мест по числу блоков в области, т.е. для каждого индекса имеется несколько мест (в одной группе), где он может хранится (Рис. 3.4.10).

Реально у любой системы с кэш-памятью для одних и тех же данных имеется две копии: 1-я копия в кэш-памяти, а вторая в ОП и эти копии могут различаться (когда взведен флаг W, то копия в кэш-памяти отличаются от копии в ОП). Поэтому возникает проблема обеспечения целостности данных.Эта проблема основательно поставлена в многопроцессорных системах.

1. Буферизированная сквозная запись Запись в ОП буферизируется, т.е. после обновления блоков КП он (блок) поступает в очередь на запись в кэш-буфере.

Проблема обеспечения целостности данных хранящихся в ОП для многопроцессорных систем, заключающаяся в том, что трудно определить, где находятся не актуализированные данные — в кэш-памяти процессоров или в ОП.

Существуют 3 метода обеспечения целостности данных в ОП: 1. Очистка кэш-памяти. Заключается в том, что после изменения данных блок данных, записывается в ОП и КП очищается. Если требуется вторичное обращение к этому блоку, то он опять читается из ОП. Если все места в кэш-памяти успевают освобождаться перед тем, как процессор выполнит запись в ОП, кэш-память Читать далее

Интерфейс LPC (Low Pin Count – малое число выводов) предназначен для локального подключения устройств, ранее использовавших шину X-Bus или ISA: например, контроллеров НГМД, последовательных и параллельных портов, клавиатуры, аудиокодека, BIOS и т.д. Интерфейс обеспечивает те же циклы обращения, что и ISA: чтение-запись памяти и ввода-вывода, DMA и прямое управление шиной (bus mastering). Устройства могут вырабатывать Читать далее

В поле START возможны следующие коды: ? 0000 – начало цикла обращения хоста к устройству; ? 0010 – предоставление доступа ведущему устройству 0; ? 0011 – предоставление доступа ведущему устройству 1; ? 1111 – принудительное завершение цикла.

Для организации обмена по DMA и прямого управления хост должен иметь по одной входной линии LDRQ# для каждого подключенного устройства, использующего эти функции. По этой линии устройство передает состояние запросов каналов DMA в последовательном коде. Посылка начинается со старт-бита, за которой следуют код номера канала и бит запроса АСТ, где 1 (высокий уровень) – запрос Читать далее

Динамическая память DRAM – называется так по принципу действия ее запоминающих ячеек, которые выполнены в виде конденсаторов, образованных элементами полупроводниковых микросхем. При отсутствии обращения к ячейке со временем за счет токов утечки конденсатор разряжается и информация теряется, поэтому такая память требует периодической подзарядки конденсаторов путем обращения к каждой ячейке – такая память может работать только Читать далее

Понятие «страница» относится к строке (row), а состояние с низким уровнем сигнала RAS# называется «открытой страницей». Преимущество данного режима заключается в экономии времени за счет исключения фазы выдачи адреса из циклов, следующих за первым, что позволяет повысить производительность памяти.

В памяти BEDO DRAM (Burst EDO) – кроме регистра-защелки выходных данных, стробируемого теперь по фронту импульса CAS#, содержится внутренний счетчик адреса колонок для пакетного цикла. Это позволяет выставлять адрес колонки только в начале пакетного цикла, а в последующих передачах импульсы CAS# только запрашивают очередные данные. В результате удлинения конвейера выходные данные отстают на один такт Читать далее

Микросхема синхронной динамической памяти SDRAM (Synchronous DRAM) представляет собой конвейеризированние устройство. По составу сигналов интерфейс SDRAM близок к обычной динамической памяти: кроме входов синхронизации есть мультиплексированная шина адреса, линии RAS#, CAS#, WE#, CS# и линии данных. Все сигналы стробируются по положительному перепаду синхроимпульсов, комбинация управляющих сигналов в каждом такте кодирует определенную команду. С помощью этих Читать далее