Рис. 1. 34. Структурная схема SDRAM

УР – усилитель регенератор.

УПВ – управление последовательностью вывода разрядов.

Схема регенерации включается, когда нет синхронизации.

CLC – входной импульсный сигнал. Все сигналы микросхемы воспринимаются в центре переднего фронта этого сигнала.

CKE (Clock Enable) – входной, потенциальный. Активизирует восприятие сигнала CLK, когда высокий уровень. При низком уровне переводит микросхему в режим отключения питания, спящий режим или режим саморегенерации.

CS# — входной, импульсный. Разрешает декодирование команд дешифратором команд, когда низкий уровень.

RAS#, CAS#, WE# — входные, импульсные. Определяют 3 разряда команды.

A[0:10] — входные, потенциальные. Во время цикла активации банка A[0-10] определяет адрес строки в момент активности сигнала CLK. Во время циклов чтения и записи A[0:9] определяет столбец, а разряд A10 используется для инициализации операции автоподзарядки в конце пакетного цикла чтения-записи. Если A10 активен, происходит подзарядка банка, определяемого разрядом A11. Во время цикла подзарядки A10 в конъюнкции с A11 определяют банк, подлежащий подзарядке. Если A10 активен, то подзаряжаются два банка, если не активен, подзаряжается банк A11.

DQ[0-15] – вход/выход, потенциальный. Определяют входные/выходные данные.

DQM# — входной, импульсный, активен низким уровнем. Сигнал маскирования входов/выходов, когда они переводятся в высокоимпедантное состояние. Определяет совместно с регистром маски, какие разряды переводятся в отключенное состояние.