Загрузка...

Кэш-память


Процессор, когда обменивается по системному интерфейсу, выставляет адрес (А) и записывает (читает) данные (D) по этому адресу. Кэш-контроллер обращается к кэш-памяти и поставляет эти данные в процессор, если в кэш памяти эти данные есть, если их нет, то кэш-контроллер обращается в ОП и записывает эти данные в кэш-память, а потом дает разрешение процессору на получение Читать далее

Стратегия обновления и стратегия выборки


Стратегии: 1. Стратегия обновления. Определяет метод замещения старых данных в основной памяти при их модификации в кэш-памяти: сквозная и обратная запись. 2. Стратегия выборки. Определяет метод выбора места для размещения считанного из основной памяти блока. В разных типах памяти стратегия разная.

Организация кэш-памяти


Рассмотрим три организации кэш-памяти: 1. Полностью ассоциативная кэш-память. 2. Кэш-память с прямым отображением. 3. Ассоциативная по множеству кэш-память.

Полностью ассоциативная кэш-память


При полностью ассоциативном размещении блоков в кэш-памяти допускается размещение каждого блока b из ОП в любом месте m кэш-памяти. Механизм преобразования адресов должен быстро дать ответ, существует ли копия блока b в кэш-памяти, и, если существует, то в каком месте m она находится. Исходя из этого рассмотрим структуру полностью ассоциативной кэш-памяти.

Кэш-памяти с прямым отображением


Для размещения в кэш-памяти данных блока b в место m используется часть разрядов адреса блока i. Т.к. мы не можем осуществлять полностью ассоциативное сравнение, то часть разрядов адреса блока разбивают на 2 части, где первая часть будет ячейка ассоциативной памяти, где хранится место требуемого блока (i – индекс) и вторая часть t – тег, определяющий Читать далее

Ассоциативная по множеству кэш-память


Реализован компромисс между полностью ассоциативной кэш-памятью и кэш-памятью с прямым отображением: ОП разбивается на блоки, объединенные в области (как при прямом отображении), КП разбивается на группы мест по числу блоков в области, т.е. для каждого индекса имеется несколько мест, но в разных группах (Рис. 1. 47). Тэги в этом случае для определения кэш-попадания подвергаются ассоциативному Читать далее

Стратегии обновления кэш-памяти


Реально у любой системы с кэш-памятью для одних и тех же данных имеется две копии: 1-я копия в кэш-памяти, а вторая в ОП и эти копии могут различаться (когда взведен флаг W, то копия в кэш-памяти отличаются от копии в ОП). Поэтому возникает проблема обеспечения целостности данных. Кэш-контроллер должен реализовывать некую стратегию обновления ОП для Читать далее

Организация кэш-памяти в многопроцессорных системах (МПС)


Проблема обеспечения целостности данных хранящихся в ОП для многопроцессорных систем, заключающаяся в том, что трудно определить, где находятся не актуализированные данные — в кэш-памяти процессоров или в ОП.

Некэшируемая область


Некэшируемая область в ОП. Т.к. имеется канал прямого доступа к памяти, который является специализированным процессором по пересылке данных и вполне возможны различные конфликты, то общесистемные переменные хранятся в области, которая не подлежит кэшированию. Все запросы к некэшируемой области ОП вызывают кэш-промахи. Повышение быстродействия в некэшируемой области возможно путем копирования программным обеспечением этой области в кэшируемую Читать далее

Архитектура процессора. Функциональная и структурная организация процессора. RISC, CISC – архитектуры


Архитектура процессора. Процессор (Пр) — функциональная часть цифровой ВС, предназначенная для интерпретации программы. (ГОСТ 15971-84). Пр — ф-ная единица, опознающая и выполняющая команды (ISO 2382/10-79). Элементы архитектуры процессора. Методы кодирования и типы обрабатываемых данных. Адресная структура памяти. Формат и типы команд. Способы формирования физического адреса. Принципы и механизмы взаимодействия с внешним миром (внутреннее и внешнее Читать далее

Архитектурные принципы фон-Неймана. Интерпритация команд процессором. Форматы данных и команд. Способы адресации. Логический и физический адрес.


Архитектурные принципы фон-Неймана. Архитектура вычислительного средства – это общая организация вычислительного средства определяющие процесс обработки данных в конкретной вычислительной системе и включающая:1)Методы кодирования данных и команд. 2)Состав и иерархию и принципы взаимодействия технических средств и программного обеспечения.

Декомпозиция дискретного преобразователя на операционный и управляющий блоки. Управляющий блок с жесткой и программируемой логикой работы. Микропрограммирование.


Декомпозиция дискретного преобразователя на операционный и управляющий блоки. Модель дискретного преобразователя Глушкова предполагает разделение операционного автомата на 2 слабо связанных автомата, названных операционный и управляющий. Операционный автомат выполняет преобразования данных. управляющий автомат обеспечивает последовательные выполнения команд программы.

Организация прерываний в эвм. источники прерывания. последовательность прерывания. характеристики системы прерываний.


Прерывания – это смена контекста процессора, вызванная внешними или внутренними событиями. Гост 15 – 971 – 90 Прерывания – это операция процессора, состоящая в регистрации предшествовавшего прерыванию состояния процессора и установлению нового состояния.

Организация памяти ЭВМ. Иерархия памяти. Кэш — память. Виртуальная память. Распределение и защита памяти. Методы повышения быстродействия памяти.


1. а)Произведение времени доступа на стоимость хранения бита Д-х является величиной постоянной. б)Чем более быстродействующее ЗУ, тем больше стоимость хранения бита Д-х . в)Среднее время доступа такой памяти будет равна времени доступа к самому медленному ЗУ. г)При одновременном использовании различных типов ЗУ и при произвольном дотупе в их адресное пространство среднее время доступа == времени Читать далее

Технические методы увеличения быстродействия памяти


Эффективность динам. памяти определяется следующим: 1.Запоминающая ячейка содержит 2 вентельных эл-та (2 КМОП — транзистора). 2.Низкая энергия потребления (энергия переключения). 3.Болбшая ёмкость ЗУ (объём DRAM ~ 16 (32) Мбит). Недостатки: а)Регенерация Д-х (необходимость) б)Сложность выборки Д-х в)Большое времядоступа (60 нс.).

Организация ввода/вывода. Програмный ввод/вывод.Ввод/вывод по прерываниям и через прямой доступ к памяти. Синхрониз ация работы процессора и периферийных устройств.


Процессом ввода/вывода называется пересылка данных м/у основной памятью и ПУ. Принципы в/в: 1.Использование специальных устройств — контроллеров ПУ (КПУ), предназначенных для сопряжения системного интерфейса с интерфейсом ПУ. (Системный интерфейс PCI, ISA; интерфейс ПУ — SCSI, IDE, RS 232c, IEEE 488, Centronics, EIDE). 2.Каким образом можно обратиться к этому контроллеру. Архитектурно КПУ представляет собой совокупность регистров Читать далее

Системы обработки данных с нетрадиционной архитектурой. Классификация высокопроизводительных систем обработки данных.


Системы обработки данных с нетрадиционной архитектурой. Система обработки информации — совокупность технических средств, ПО, методов обработки информации и действий персонала, обуславливающая выполнение автоматизированной обработки информации. СОД — комплекс аппаратных и других средств предназначенных для механизации и автоматизации обработки информации.

Синхронные системы обработки данных. Векторно-конвейерные, векторно-параллельные, ассоциативные и систолические системы.


СОД — комплекс аппаратных и других средств предназначенных для механизации и автоматизации обработки информации Векторно-конвейерные СОД. М-регистр масок, V-векторные регистры, Т-буферные регистры, S-скалярные регистры, В-буфера, А-адресные.

Асинхронные системы обработки данных. многопроцессорные системы с общей и распределенной памятью и динамической структурой. Многомашинные вычислительные комплексы. Волновые и нейронные системы.


Асинхронные системы обработки данных. — отсутствие единой для всех обрабатывающих устройств синхронизации (т.е. каждые 2 взаимных устройства должны индивидуально устанавливать и разрывать логические связи между различными процессами обработки данных). Класс асинхронных систем обработки данных характеризуется единой для всех обрабатывающих устройств системой синхронизации (каждые 2 взаимодействующих устройства должны индивидуально устанавливать и разрывать логические связи между реализуемыми Читать далее

Проблемно ориентированные вычислительные системы. Системы нечеткого и логического вывода, обработки сигналов и изображения. Машины БД и знаний


Проблемно ориентированные вычислительные системы. Вся структура МП-ого комплекса содержит 3 основные группы аппаратуры: 1) Микро ЭВМ; 2) Средства передачи данных; 3) Нестандартное периферийное оборудованиеХарактерно для них всех единое системотехническое, схемотехническое и технологическое решение. Весь набор модулей предназначен для построения аппаратных средств управления проблемно-ориентированными системами для широкого класса аппаратных средств.

Системный интерфейс PCI


PCI – Peripheral Component Interconnect (Соединение периферийных компонент) Группы сигналов интерфейса PCI

Описание обязательных сигналов интерфейса PCI


1. AD[31?0] (Address/Data) – мультиплексируемые линии для конвейерной передачи адреса и данных. Сигналы активны по переднему фронту тактового сигнала и на всем его протяжении. 2. C/BE[3?0] (Command/Byte Enable). В начале части цикла обмена передаётся тип обмена или команды. Таблица 1.1. Циклы системного интерфейса PCI

Описание необязательных сигналов интерфейса PCI


1. Сигналы 64-битного расширения: § REQ64# — выставляется инициатором для осуществления 64-х битного обмена в адресной фазе цикла и остается активным в течение фазы данных. § ACK64# — подтверждение 64-битного обмена. Выставляется целевым устройством для указания того, что оно поддерживает расширенный обмен данными. Если целевое устройство не поддерживает такой обмен, то инициатор должен перестроиться на Читать далее

Циклы системного интерфейса PCI


Любой цикл системного интерфейса состоит из двух фаз: фазы адреса и фазы данных. Т.к. интерфейс синхронный, то длительность адресной фазы и фазы данных задается тактовым сигналом. Системный интерфейс PCI может работать в 3 режимах: 1. IDLE — пассивный режим. 2. ADR — режим передачи адреса или командная часть цикла. 3. DATA — часть цикла связанная Читать далее

Компоновка контроллера PCI на платах расширения


Компоновка микросхем, которые взаимодействуют с сигналами интерфейса, должна делаться в виде БИС и только сигналы, идущие от мультиплексора могут быть вне БИС – выводится наружу. Учитывая эти ограничения, нельзя располагать микросхему контроллера в любом месте, а необходимо располагать её в непосредственной близости от контактов разъёма PCI. Причём сигналы, расположенные ниже пунктирной линии нельзя переносить в Читать далее

Подсистема памяти


Принципы построения подсистемы памяти Подсистема памяти ЭВМ – это совокупность технических средств, предназначенных для организации хранения, записи и чтения (доступа к данным).

Эволюция принципов построения подсистемы памяти


Логическое адресное пространство – адресное пространство, доступное программе (элементы адресуются через поля в коде команды). Физическое адресное пространство – адресное пространство доступное процессору через системный интерфейс. Адресация – это установление соответствия между множеством объектов ячеек памяти и множеством их адресов.