Загрузка...

Описание принципиальной схемы кэшируемой флэш-памяти


Данное устройство содержит следующие элементы (см. схему электрическую принципиальную ПГУ.701078.003 Э3):

1. микросхема сопряжения с интерфейсом PCI (DD1) [4];

2. микросхема кэш-контроллера (DD2);

3. микросхемы флэш-памяти (DD3, DD4, DD5, DD6);

4. микросхема SRAM (DD7).

Мультиплексируемые линии (адреса/данные) AD0..AD31 и управляющие сигналы C/BE0#..C/BE3#, FRAME#, CLK, IRDY#, DEVSEL# с интерфейса PCI поступают на микросхему сопряжения с интерфейсом DD1. Эта микросхема обрабатывает пришедшие на неё сигналы от шины PCI и выдает результат в виде управляющих сигналов на микросхему кэш-контроллера DD2.

Двухсторонние сигналы CAD0..CAD31 с микросхемы DD1 подключаются к одноименным выводам микросхемы DD2 и служат для передачи адресов и данных к микросхеме кэш-контроллера DD2.

Сигналы CC/BE0#.. CC/BE3#, от микросхемы DD1 подключаются к одноименным выводам микросхемы DD2 и служат для определения типа цикла обмена между микросхемами DD1 и DD2. Сигнал CFRAME# подключенный от микросхемы DD1 к DD2 служит для определения момента начала цикла обмена. Сигнал CCLK предназначен для синхронизации обмена между микросхемами DD1 и DD2. Сигнал CIRDY служит для сигнализации микросхеме DD2 о готовности инициатора выставить данные на шину CAD0..CAD31. Сигнал CTRDY идущий от микросхемы DD2 к микросхеме DD1сигнализирует инициатору обмена о готовности приемника принять данные.

Конденсаторы в данной схеме нужны для сглаживания помех в цепи питания.

Загрузка...