Рассмотрим работу схемы на основании разработанной принци¬пиальной схемы. На шине выставляется адрес устройства. Функцию дешифрации адреса выполняет контроллер PcCard. В результате дешифрации, если обращение произошло к устройству, на выходах микросхемы контроллера появляются данные и управляющие сигналы.
На адресных выходах PcCard появляется адрес. По приходу сигнала IOWR определяется место куда будет обращена запись.: WE – запись будет производиться в ОЗУ, WF0,WF1 – запись будет в регистры DD5, DD6 кода частоты сигнала, WA – в регистр DD19 запишeтся код амплитуды выходного сигнала,WR0,WR1,WR2 – запись кода частоты повторения сигнала в регистры DD23,DD24,DD25, WS – запись управляющего слова,формат которого : биты 0-3 содержат код скважности, бит 5 – разрешение генерации.Если бит 5 = “1” – происходит генерация сигнала.Чтобы перевести схему в режим останова,надо установить бит 5 в 0.Для того чтобы сбросить счетчик адресов ,надо установить бит 4 в 0.
Перед началом работы схемы происходит запись кодов выборок в ОЗУ, при этом счётчик, по сигналу WE производит наращивание адреса ОЗУ. Сигнал WE попадает на вход положительного счета первого каскада счетчика адресов.Через время дешифрации адреса ,данные с ШД записываются в ОЗУ (см. рис. 1).Затем производится запись кода частоты сигнала, кода частоты повторения сигнала ,кода амплитуды.Затем производится запись управляющего слова: записывается код скважности, производится сброс счетчика и устанавливается режим генерации.
В режиме генерации сигнал с частотой 10 МГц с генератора поступает на делитель DD11,DD12,DD13,DD5,DD6. На выходе делителя можно получить сигнал с частотой в диаппазоне 10 КГц – 1 МГц. Импульсы необходимой частоты через управляющий элемент DD14.2 поступают на счетчик адресов. Информация с выходов счетчика поступает на адресные входы ОЗУ с задержкой 36 нс.
Таким образом ,коды с ОЗУ с некоторой частотой, через определённый интервал появляются на выходах ОЗУ и поступают на регистр DD22, который необходим для одновременного появления кода на входах ЦАП DD35. Аналоговый сигнал имеет заданный вид на выходе ЦАП. Амплитуда сигнала задаётся опорным напряжением, которое поступает с ЦАП DD34. В свою очередь DD34 имеет на выходе напряжение, заданное в регистре DD19. Максимальное значение на выходе DD34 может быть +5В, минимальное – 0В (соответствует всем единицам и всем нулям на выходе регистра). Схема формирования скважности вступает в работу после того ,как счетчик адресов перебрал все 64 адреса буферного ОЗУ . Следующий импульс тактового генератора записывает в триггер DD32 “0” и тем самым сбрасывает содержимое выходного регистра DD22. Код скважности постепенно уменьшается до 0. Следующий сигнал переполнения счетчика адресов установит “0” на входе S триггера DD32 и установит на выходе триггера “1” ,что позволит кодам выборок поступить на ЦАП DD34,DD35 через выходной регистр DD22.
Частота повтора сигнала задается элементами DD23, DD24, DD25, DD26, DD27, DD28, DD29, DD30, DD31, DD14.4. На выходе делителя частоты повторения сигнала можно получить импульсы с частотой от 10 Гц до 10 КГц. Импульс с выхода делителя частоты записывается в триггер DD31. “1” на выходе триггера совместно с установленным битом генерации разрешают генерацию. По окончанию сигнала отрицательный перепад на DD33 обнулит триггер DD31 , поэтому генерация запрещена до следующего импульса от делителя частоты повторения сигнала.
Таким образом ,на выходе DD35 появляется аналоговый сигнал с хоро¬шим фронтом с заданной формой, частотой, амплитудой, скважностью.
В том случае если не требуется хороший фронт сигнала, его можно сгладить посредством фильтра на ОУ , работающий в диапазоне частот до 1 Мгц. Его схема представлена ниже.
