В настоящее время 25-40% всех микро ЭВМ используются в таких областях, где системы ввода-вывода аналоговых сигналов и связи с объектами управления являются основными, а подчас и единственными средствами общения ПЭВМ с внешним миром. Эти системы ввода-вывода позволяют получить информацию об аналоговых процессах и параметрах, характеризуемых непрерывным изменением величины (температура, давление, механическое перемещение, напряжение и т.д.). Для восприятия цифровой машиной аналогового сообщения оно преобразуется в цифровую форму; такое преобразование выполняется посредством аналого-цифрового преобразователя (АЦП). Цифровое сообщение от ЭВМ, служащее для управления аналоговым объектом, преобразуется в аналоговую форму; это преобразование осуществляется посредством цифроаналогового преобразователя (ЦАП).
Принцип действия большинства АЦП основан на подборе кода, который, будучи преобразован в напряжение, позволяет получить минимальное отклонение от входного напряжения UХ, поступающего на ЦАП. В схемах АЦП используются преобразователи кода в напряжение, логические схемы подбора кода компараторы осуществляющие сравнение входного напряжения UХ и напряжения UА, на выходе ЦАП. Компараторы в настоящее время строятся на базе дифференциальных ОУ, они позволяют формировать дискретный выходной сигнал Сn0, в зависимости от знака разности входных аналоговых напряжений UX и UA, т.е.
Алгоритм подбора кода определяет быстродействие АЦП, сложность его технической реализации и во многих случаях достигнутую разрядность. Одним из наиболее распространенных является алгоритм последовательного приближения. Схема АЦП, реализующая этот алгоритм и временная диаграмма с последовательностью подбираемых кодов, устанавливаемых на входном регистре ЦАП, приведены на рис 21.2:
Сигнал начала преобразования приводит к установке на входном регистре P2 ЦАП коды A = (1000…0) по первому синхроимпульсу (CU1). В результате установленный на регистре код преобразуется посредством ЦАП в напряжение UA, которое сравнивается компаратором (нуль органом – H0) с входным преобразуемым UX. Если CH0 = 0, т.е. UX > UA, то установленный на регистре код A недостаточен и должен быть увеличен; если CH0 = 1, т.е. UX < UA, то код превышает требуемый и его необходимо уменьшить. В зависимости от значения сигнала CH0 логическая схема (ЛСХ) во втором такте (по сигналу CU2) производит установку в регистр P2, когда A = (1100…0), если CH0 = 0, или A = (0100…0), если CH0 = 1. Вновь установленные код преобразуется в напряжение UA, которое по прежнему сравнивается с UX. Таким образом, в момент прихода CU3 в P2 устанавливается новый код в соответствии с вновь выработанным значением CH0. Этот процесс подбора производится непрерывно и завершается после “анализа” кода A, в котором установлен младший разряд. В этот момент логическая схема ЛСХ вырабатывает сигнал готовности результата, который может быть прочитан на регистре P2. Последовательность кодов, устанавливаемых на P2 в процессе подбора, иллюстрируется на рис. 21.2б. Длительность полного цикла преобразования ТПР занимает n + 1 тактов. ТПР = ТСП(n + 1), где ТСП – период тактовых сигналов.
Описанный процесс подбора кода справедлив только для случая неизменного во времени входного сигнала UX, однако реальный сигнал UX, поступающий на вход АЦП, не остается неизменным. Максимальное изменение D UX, этого сигнала за время цикла преобразования D UX = M1TПР, где M1 – максимально возможная скорость изменения UX. Потребует, чтобы код на выходе АЦП отличался от кода, соответствующего входному сигналу в момент начала цикла преобразования не более чем на единицу младшего разряда; это значит, что DКВ ? М1ТПР. Если последнее условие не выполняется то, АЦП не обладает достаточным быстродействием, возникает дополнительная потребность, обусловленная непрерывным изменением сигнала UX.
Алгоритмы преобразования и схемные решения АЦП характеризуются большим разнообразием, что обусловлено необходимостью получения высокой точности или высокого быстродействия, а также особенностями технологии. Наибольшим быстродействием обладают АЦП непосредственного считывания (рис 21.3), в которых реализуется алгоритм параллельного преобразования. Входной сигнал UX сравнивается с набором (2n-1) с набором эталонных напряжений обычно формируемых посредствам деления. На входах всех компараторов с 1-го по i-й формируется сигнал “0”, если UX < UA; на выходах компараторов с (i+1)-го по (2n-1)-й формируется сигнал “1”, если UA(I+1) ? UX, т.е. на входы шифратора Ш поступает единичный нормальный код 00…011…1, который преобразуется в выходной код АЦП (двоичный или циклический). АЦП такого типа требует больших аппаратных затрат, пропорциональных 2n, поэтому рассмотренные схемы используются обычно в качестве составных узлов АЦП, реализующих комбинированные алгоритмы для ускорения преобразования.
