1. Системные интерфейсы: радиальные (ISA, MCA, EISA), совмещенные (PCI, IEEE-1196). 2. Интерфейсы программируемых подсистем: IEEE – 488, SCSI. 3. Интерфейсы внешних запоминающих устройств (ВЗУ): накопитель на гибком магнитном диске (ST-506);
Рис. 1. 7. Платформа с множественным интерфейсом
PCI – Peripheral Component Interconnect (Соединение периферийных компонент) Группы сигналов интерфейса PCI Рис. 1. 8. Интерфейсная микросхема PCI
AD[31?0] (Address/Data) – мультиплексируемые линии для конвейерной передачи адреса и данных. Сигналы активны по переднему фронту тактового сигнала и на всем его протяжении. C/BE[3?0] (Command/Byte Enable). В начале части цикла обмена передаётся тип обмена или команды.
Сигналы 64-битного расширения: § REQ64# — выставляется инициатором для осуществления 64-х битного обмена в адресной фазе цикла и остается активным в течение фазы данных. § ACK64# — подтверждение 64-битного обмена. Выставляется целевым устройством для указания того, что оно поддерживает расширенный обмен данными. Если целевое устройство не поддерживает такой обмен, то инициатор должен перестроиться на 32-битный Читать далее
Любой цикл системного интерфейса состоит из двух фаз: фазы адреса и фазы данных. Т.к. интерфейс синхронный, то длительность адресной фазы и фазы данных задается тактовым сигналом. Системный интерфейс PCI может работать в 3 режимах: 1. IDLE — пассивный режим. 2. ADR — режим передачи адреса или командная часть цикла. 3. DATA — часть цикла связанная Читать далее
Рис. 1. 13. Множественная запись в память — Multiple Memory Write
Рис. 1. 14. Схема обработки сигналов PCI
Компоновка микросхем, которые взаимодействуют с сигналами интерфейса, должна делаться в виде БИС и только сигналы, идущие от мультиплексора могут быть вне БИС – выводится наружу. Учитывая эти ограничения, нельзя располагать микросхему контроллера в любом месте, а необходимо располагать её в непосредственной близости от контактов разъёма PCI. Причём сигналы, расположенные ниже пунктирной линии нельзя переносить в Читать далее
Рис. 1. 17. Мосты интерфейса PCI
Подсистема памяти ЭВМ – это совокупность технических средств, предназначенных для организации хранения, записи и чтения (доступа к данным).
Логическое адресное пространство – адресное пространство, доступное программе (элементы адресуются через поля в коде команды). Физическое адресное пространство – адресное пространство доступное процессору через системный интерфейс. Адресация – это установление соответствия между множеством объектов ячеек памяти и множеством их адресов.
1. Блочная пересылка. Чтение последовательно расположенных в памяти данных происходит быстрее, чем доступ к данным, которые расположены произвольно. 2. Использование кэш-памяти. Наиболее часто используемые данные оседают в наиболее быстродействующей памяти.
ЗУПВ – это устройства, предназначенные для хранения, чтения и записи данных. Рис. 1. 23. Функциональная схема ЗУПВ
Статическая память SRAM (Static Random Access Memory) – память, способная хранить информацию в статическом режиме, т.е. сколь угодно долго при отсутствии обращений (при наличии питающего напряжения). Рис. 1. 25. Функциональная схема статической памяти SRAM
Динамическая память DRAM (Dinamic Random Access Memory) получила свое название от принципа действия ее запоминающих ячеек, которые выполнены в виде конденсаторов, образованных элементами полупроводниковых микросхем. С некоторым упрощением описания физических процессов можно сказать, что при записи логической единицы конденсатор заряжается, а при записи нуля – разряжается.
ИМС КМ48С512 – 512 Кслов, разрядность 8 бит, технология изготовления – КМОП. ИМС – типа EDO (extended data output). Рис. 1. 30. Временная диаграмма чтения ИМС КМ48С512
Таблица истинности команд Тип MRSet (установка режима) L L L L X OP Code Саморегенерация L L L H X X X X Подзарядка L L H L X BS L/H X Активация банка L L H H X BS ROW Чтение L H L H X BS L/H COL Запись L H L L Читать далее
Рис. 1. 34. Структурная схема SDRAM
Рис. 1. 37. Иерархическая организация памяти
Рассмотрим три организации кэш-памяти: 1.Полностью ассоциативная кэш-память. 2.Кэш-память с прямым отображением. 3.Ассоциативная по множеству кэш-память.
При полностью ассоциативном размещении блоков в кэш-памяти допускается размещение каждого блока b из ОП в любом месте m кэш-памяти. Механизм преобразования адресов должен быстро дать ответ, существует ли копия блока b в кэш-памяти, и, если существует, то в каком месте m она находится. Исходя из этого рассмотрим структуру полностью ассоциативной кэш-памяти.
Для размещения в кэш-памяти данных блока b в место m используется часть разрядов адреса блока i. Т.к. мы не можем осуществлять полностью ассоциативное сравнение, то часть разрядов адреса блока разбивают на 2 части, где первая часть будет ячейка ассоциативной памяти, где хранится место требуемого блока (i – индекс) и вторая часть t – тег, определяющий Читать далее
Реализован компромисс между полностью ассоциативной кэш-памятью и кэш-памятью с прямым отображением: ОП разбивается на блоки, объединенные в области (как при прямом отображении), КП разбивается на группы мест по числу блоков в области, т.е. для каждого индекса имеется несколько мест, но в разных группах (Рис. 1. 47). Тэги в этом случае для определения кэш-попадания подвергаются ассоциативному Читать далее
Реально у любой системы с кэш-памятью для одних и тех же данных имеется две копии: 1-я копия в кэш-памяти, а вторая в ОП и эти копии могут различаться (когда взведен флаг W, то копия в кэш-памяти отличаются от копии в ОП). Поэтому возникает проблема обеспечения целостности данных. Кэш-контроллер должен реализовывать некую стратегию обновления ОП для Читать далее
Проблема обеспечения целостности данных хранящихся в ОП для многопроцессорных систем, заключающаяся в том, что трудно определить, где находятся не актуализированные данные — в кэш-памяти процессоров или в ОП. Рис. 1. 51. Организация кэш-памяти в многопроцессорных системах
Прерывание — это временное прекращение вычислительного процесса, вызванное событиями, внешними по отношению к этому процессу. Прерывание – это операция процессора, состоящая в регистрации предшествовавшего прерыванию состояния процессора и установлению нового состояния (ГОСТ).
Последовательность прерывания – это действие, выполняемое процессором для реализации прерывания текущего процесса: 1. Получает запрос на прерывание. 2. Ожидание завершения текущей команды. 3. Приём типа или номера прерывания.
Рис. 1. 55. Цикл PCI – ответ на прерывание
Контроллер приоритетных прерываний – это пассивное устройство на системном интерфейсе. Передает номер источника прерывания, которое возникло, но перед тем как передать, оно должно зафиксировать запросы и сформировать по какому-то приоритету этот запрос. Рис. 1. 58. Контроллер приоритетных прерываний
