Необходимо спроектировать мультикомпьютерную сеть на базе транспьютеров для обеспечения эффективных вычислений обратных матриц высоких порядков. Для этой цели используются транспьютеры, разделенные на кластеры по 4 единицы в каждом. Всего в одной сети содержится 64 транспьютера или 16 кластеров, соединенных между собой по принципу «каждый с каждым».
Транспьютер ST20450 представляет собой 32-разрядный микропроцессор выполненный по 0.5 микронной би-КМОП технологии в PQFP корпусе, в состав которого входят: а) ЦПУ с сокращенным набором команд (RISC), имеющее быстродействие 32 MIPS на частоте 40 MHz; б) внутрикристальное ОЗУ (On-chip RAM) емкостью 16 Кбайт со скоростью обмена 160 Мбайт/сек;
Модуль управления транспьютером включает в себя средства инициализации и поддержания операций транспьютера, управления ошибками и анализа состояния транспьютера. Все транспьютеры фирмы INMOS имеют Входной Тактовый Сигнал с частотой 5 МГц, который не зависит от длины машинного слова и быстродействия транспьютера. Входной тактовый сигнал служит для формирования всех внутренних тактовых сигналов транспьютера. Требуемая частота реализуется имеющимся Читать далее
Обмен данными между процессами транспьютерной сети осуществляется посредством каналов, реализующих двухточечную, синхронную и небуферизированную связь. Транспьютер различает два вида каналов связи:
Транспьютер включает в себя 4 быстродействующих двунаправленных последовательных линии связи. Каждая линия состоит из входного и выходного каналов. Обмен данными может идти одновременно по всем четырем линиям связи параллельно с работой процессора. Связь между транспьютерами реализуется соединением интерфейса связи одного транспьютера с интерфейсом связи другого транспьютера.
Транспьютер имеет два 32-разрядный таймера. Один таймер доступен только высокоприоритетным процессам. Он увеличивает свое значение на единицу каждую 1 мкс, совершая полный цикл за 4295 сек. Второй таймер предназначен для низкоприоритетных процессов. Он увеличивает свое значение на единицу каждые 64 мкс (15625 тиков в секунду), совершая полный цикл за 76 часов.
Транспьютер имеет набор команд для управления процессами и микропрограммируемый планировщик процессов, который реализует исполнение процессов в режиме разделения времени. Процессы исполняются с двумя уровнями приоритета: · Высокоприоритетные процессы (уровень приоритета 0) · Низкоприоритетные процессы (уровень приоритета 1) Число процессов каждого уровня не ограничено.
Исходя из постановки задачи, к устройству предъявляются следующие требования: · Устройство должно являться самостоятельной функциональной единицей, управляемой посредством интерфейса компьютером IBM PC/AT. · Скорость вычислений данной сети по времени решения поставленной задачи должна превосходить время, решаемой на компьютере IBM PC/AT.
Транспьютерная сеть представляет собой набор кластеров, соединенных между собой посредством коммутаторов, находящихся на материнской плате (см. ПГУ.406.200.Э2). 3.1.1. Для обеспечения связи между материнской платой и компьютером используется интерфейс RS-232. Микросхема-драйвер является связующим звеном, на вход которого поступают сигналы RTS, RXD, TXD, DSR, и CTS с интерфейса, имеющие уровни интерфейса RS-232, а на выходе микросхемы-драйвера формируются Читать далее
4.1. Микропроцессор ST20450 фирмы SGS-THOMSON MICROELECTRONICS содержит в себе: а) ЦПУ с сокращенным набором команд (RISC), имеющее быстродействие 32 MIPS на частоте 40 MHz; б) внутрикристальное ОЗУ (On-chip RAM) емкостью 16 Кбайт со скоростью обмена 160 Мбайт/сек; в) 32-разрядная шина памяти, позволяющая адресовать до 4 Гбайт внешней по отношению к кристаллу памяти и имеющая быстродействие Читать далее
5.1. Арбитр памяти. Графическое обозначение данной микросхемы (см. ПГУ.406.201.Э2). Сигналы делятся на три группы: · Сигналы, запроса DMA – #MReq0-#MReq3 · Сигналы подтверждения DMA или отсутствия доступа к ОП — #MGr0-#MGr3 · Питание микросхемы.
Конструктивно спроектированное устройство состоит из 2 основных частей: материнской платы и слоты расширения, вставляемого в данную плату. Поэтому при рассмотрении выбора конструкции необходимо учесть параметры для обеих функциональных частей.
В результате проделанных теоретических исследований и работы над поставленной задачей была разработана функциональная схема материнской платы, а также принципиальная схема кластера. Данное устройство может применяться для построения транспьютерных сетей с большой вычислительной способностью. Такие сети используются там, где необходимо производить сложные математические вычисления. Основным преимуществом использования такой сети является декомпозирование основной вычислительной задачи на части, Читать далее
ЗАДАНИЕ на курсовую работу по дисциплине «Организация ЭВМ, комплексов и систем» 1.ТЕМА РАБОТЫ Устройство вычисления в многозначной логике
Хотя свойства чисел не зависят, конечно, от способа записи (представления), но в некоторых задачах удобнее представлять числа не в десятичной, а в другой системе счисления. Особенно многочисленны применения двоичной системы, использующей всего две цифры – 0 и 1. Главное из этих применений – современные электронные вычислительные машины (ЭВМ) и системы передачи информации, в которых используются Читать далее
Требуется сконструировать устройство, осуществляющее вычисления в многозначной логике 8 унарных и 16 бинарных операций, значность операций и операндов от 2 до 255. В качестве интерфейса, связывающего это устройство с ЭВМ необходимо использовать PCI интерфейс. Подход к реализации поставленной задачи на курсовую работу не оговаривается, поэтому метод реализации выбираем самостоятельно на основе исходных данных и условий.
Проектируемое устройство должно, во-первых, выполнять специализированные функции, связанные с символьной обработкой данных, а во-вторых, взаимодействовать с другими активными и пассивными компонентами системы через интерфейс PCI со строгим соответствием различным требованиям и стандартам. Эти две стороны функционирования устройства могут быть разделены. Таким образом, в устройстве можно выделить, как минимум, два структурных блока: интерфейсный и функциональный.
Все элементы с жесткой логикой работы в устройстве предполагается изготовить в виде отдельной заказной микросхемы. Передача данных между УС и шиной осуществляется посредством контроллера PcCard. Блок MU непосредственно осуществляет ПДП.
При проектировании принципиальной схемы, учитывая анализ входных данных и требований к выполнению работы, базовой технологией выбора интегральных микросхем была выбрана ТТЛ, и в соответствии с этим был произведен выбор следующих элементов:
Устройство обмена сообщениями между процессами содержит следующие элементы (см. схему принципиальную): 1. Микроконтроллеры (DD1, DD4); 2. Заказную СБИС (DD2); 3. Микросхему памяти SDRAM (DD3); 4. Микросхему памяти RAM (DD5); 5. Соединитель (XS1);
Унарные операции W A 0 0 0 0 0 0 R1 R2 . . . . . . . . W A 0 0 0 1 1 1 R1 R2 W A Содержание 0 0 Получить значение функции с параметром R1; параметр R2 не используется 0 1 Получить значение функции с Читать далее
Конструктивно устройство представляет плату, которая вставляется в слот платы расширения контроллер PcCard. Ограничение размера платы определяется размером корпуса и количеством и размещением шлейфов. Интерфейсный разъём устройства представляет собой печатный проводник, вставляемый в разъём платы расширения.
ЗАДАНИЕ НА КУРСОВУЮ РАБОТУ по дисциплине « Организация ЭВМ, комплексов и систем » Тема № 42 .Цифровой фильтр для усреднения данных. 1. Исходные данные Реализация – модуль на шине PCI, способ доступа — через ПДП, программный. 2. Перечень конструкторских документов
Была поставлена задача реализовать цифровой фильтр для усреднения данных в виде перестраиваемого цифрового фильтра с разрядностью выходных данных -16 бит.
Требуется сконструировать устройство — фильтр усреднения данных в виде цифрового фильтра с разрядностью выходных данных — 16 бит. В качестве интерфейса, связывающего проектируемое устройство с ЭВМ необходимо использовать системный интерфейс PCI.
Алгоритмом усреднения данных является разновидность алгоритма метода медиан по тройкам. Исключительной особенностью этого метода в том, что размер базы не жестко задан числом 3, а задаётся числами 3,5,7,9 . Для динамической выборки алгоритм усреднения выглядит следующим образом :
Внешняя программа ( драйвер устройства) может подавать проектируемому устройству команду получить размер базы, с последующей выдачей размера базы. В этом случае устройство выполняет подпрограмму, которая подготавливает его к работе : обнуляет содержимое используемых регистров и счетчиков , задаёт режим работы (размер базы). Т.е. программа обращается к проектирующему устройству путем непосредственного обращения и его портам, т.е. Читать далее
Этот интерфейс организуется микроконтроллером PCI1250A. PC Card — стандарт на шины расширения блокнотных компьютеров. Шина PC Card позволяет подключать расширители памяти, модемы, контроллеры дисководов и стримеры, SCSI-адаптеры, сетевые адаптеры и др. Шина адресует 64Мбайта памяти, разрядность данных 16 бит, частота до 33Мгц. Шина ориентирована на программное конфигурирование адаптеров. Большинство адаптеров (как и наш) выпускается с Читать далее
При выборе метода проектирования фильтра усреднения данных следует руководствоваться следующими принципами: а) схема должна обеспечивать скорость обмена, сопоставимую подобной характеристике интерфейса PCI; б) она должна быть экономичной (средства требуемые на реализацию);
Прием команд, подаваемых устройству от процессора осуществляется по принципу программного ввода-вывода через интерфейс PCI. Внутренняя программа опознает несколько команд, передаваемых по шине данных. Прием данных от внешнего устройства производится при подаче от управляющей соответствующей программы команды G, при наличии сигнала от внешнего устройства DTRDY, свидетельствующего о том, что данные готовы.
