RISC — Reduced Instruction Set Computer – процессор с сокращенным набором команд. Особенности архитектуры RISC: 1. Управляющий блок с «жесткой» логикой работы. 2. Простая система команд.То есть команды реализуемые RISC процессором не сильно отличаются от операций выполняемых ОБ(команда процессора=операция ОБ). В связи с тем что мы вынуждены нашу программу формулировать в командах которые очень простые Читать далее

У нас будут команды двух-, одно- или нульместные. Основной формат команды будет 8-ми битный. 1. Двухоперандная команда:

· Значительная загрузка локального интерфейса процессора(двунаправленная шина данных D, шина управления C, шина адреса A) · Сложность программирования · Значительная доля времени на дешифрацию команды: команды очень маленькие и их очень много и он получается на каждую операцию выполняет дешифрацию 18 команд.

Так как мы должны увеличить объем RF в n раз, то мы для каждого входа А В и С добавлем log n разрядов(в 4 раза – 2 разрядов,в 8 раз – 3 разрядов) и эти разряды заводим со специального счетчика глубины вложенности подпрограмм, который имеет 2 входа и 2 выхода.

Если процессору необходимо прочитать слово по нечетному адресу, то он сделает это за 2 обращения к основной памяти(сначала младший байт по нечетному адресу и старший байт по четному). Эта проблема носит название проблема перестановки байт.

В связи с тем что аппаратная реализация стека которая делается в тех процессорах, что мы изучали путем взаимодействи процессора и основной памяти, то есть процессор в процессе выполнения команды вызова и возврата из процедуры обращается к основной памяти для записи или считывания сохраняемых или восстанавливаемых адресов, то для RISC процессора такое не годится, потому что Читать далее

CISC – процессор со сложной системой команд – Complex Instruction Set Computer. Особенности архитектуры: 1. Сложная система команд требующая микропрограммной их реализации(УБ с хранимой в памяти логикой работы). 2. Множество способов адресации данных.

Основной тенденцией развития архитектур современных процессоров являются : 1. Распараллеливание 2. Конвейеризация Распараллеливание и конвейеризация это методы организации кратных вычислений(повторяющихся) как в пространстве, так и во времени, как последовательно так и параллельно. То есть на самом деле существует 4 способа повышения производительности.

Они также называются pipline. Например мы можем в ОС UNIX одной программой породить выходной поток не сохраняя файла на диске тут же передать это подпрограмме которая сделает свою обработку. Для этого используется такой значок:”|”. Prog1|prog2 – говорит о том что выход prog1 подается на вход prog2.

Расширение принципов Неймана. Таких принципов 3: 1. Принцип локальности. Если рассматривать команды и данные поступающие в процессор как поток команд и поток данных то взаимосвязанные команды(данные) находятся в этом потоке на небольшом расстоянии друг от друга как во времени так и в пространстве. Принцип локальности приводит к идее кэш памяти.

Процессор это устройство или функциональная часть цифровой вычислительной системы предназначенная для интерпретации программ(ГОСТ 15971-84). Процессор это функциональная единица которая распознает и выполняет команды(ГОСТ ISO 2382/10 79). Архитектура это концепция взаимосвязей элементов сложной структуры.

Рассматривая ЭВМ как класс устройств мы пришли к такому выводу что наша ЭВМ изначально содержит помимо той упрощенной схемы которую мы рассматривали раньше еще некие дополнительные устройства. Первоначально схема была следующей

— пропускная способность. Эта характеристика на уровне информационной связи. Говорит о числе единиц информации передаваемых за единицу времени. Измеряется в Мбит/c. Единица измерения Бод никакого отношения к пропускной способности не имеет. Бод это скорость манипуляции в канале. Она связана с пропускной способностью но никак ее не определяет. Скорость манипуляции это число изменений параметров сигнала в Читать далее

1. Системный интерфейс: а)радиальные(ISA,MCA,EISA) б)совмещенные(PCI,IEEE-1196)

В момент появления первых микропроцессоров установился такой интерфейс: процессор является единственным активным устройством на интерфейсе который и является устройством интерфейса одновременно. То есть он образует шину адреса, магистраль данных и группу сигналов управления. Канал ввода-вывода обеспечивал сопряжение системного интерфейса образованного процессором с интерфейсами устройств ввода-выводу и ВЗУ.

В основу функционирования большинства систем обработки данных положена архитектура Неймана, основанная на следующих принципах: 1). Все операции выполняются в единственном устройстве обработке данных последовательно. 2). Программы и данные хранятся в единой последовательно адресуемой памяти с линейной( или одномерной архитектурой).

На основе анализа недостатков неймановской архитектуры можно три подхода к повышению эффективности систем обработки данных: 1). Совершенствование внутренней структуры (организации) системы обработки данных: Оставляя неизменную архитектуру, повышение эффективности обработки данных достигается за счет усовершенствования внутренней структуры:

Кратные вычисления – это процесс нахождения некоторой дискретной функции на нескольких наборах данных: ,

1-ый уровень архитектурной иерархии вычислительных средств, на котором мы оперируем такими понятиями как процессы и входные данные (для этого процесса). 2-ой уровень архитектурной иерархии вычислительных средств, на котором мы оперируем такими понятиями как команда, операнд, т.е. процессор можно рассматривать как устройство кратного вычисления. Имеется последовательность команд и последовательность операндов.

1). Эффективность по времени вычисления : Определим, как во сколько раз время однократно вычисления больше времени кратных вычислений в пересчете на один набор данных. Время однократных вычислений примем за единицу измерения времени. ,

Рис.6.3. Структура конвейерного вычислителя Функция декомпозируется на несколько стадий вычислений этой функции. То есть функция представлена в виде последовательности функций, которая может быть описана следующим выражением:

Конвейерные преобразователи структурно будем различать: 1). По числу стадий в конвейере d. 2). По числу параллельных каналов: Рис.6.4. Конвейер с одним и двумя параллельными каналами

Как и последовательное вычисление во времени, параллельное вычисление в пространстве не требует декомпозиции дискретной функции. Конвейерная обработка данных требует последовательной декомпозиции функции. При параллельных вычислениях во времени выполняется параллельная декомпозиция дискретной функции. Каждая функция , заданная сразу на наборах данных:, представляется в таком виде, что существуют общие выражения, участвующие при вычислениях на каждом наборе и Читать далее

Существует следующая структурная классификация: 1). по числу параллельных каналов. 2). По доле общего оборудования :

1). Параллельно-конвейерная обработка данных. Рис.6.8. Схема параллельно-конвейерной обработки данных

Процесс вычисления можно представить как взаимодействие последовательности команд программы (потока команд) с соответствующей ей последовательностью данных (поток данных), вызываемая этой последовательностью команд. Рис.6.10. Процесс вычисления

Предполагается рассматривать архитектуру любого компьютера, как абстрактную структуру, состоящую из четырех компонентов: 1). Процессор команд IP – функциональное устройство, работающее как интерпретатор команд. 2). Процессор данных DP – функциональное устройство, работающее как преобразователь данных в соответствии с операциями, получаемыми от IP.

Два подхода к повышению производительности процессоров: 1). Конвейеризация. 2). Распараллеливание во времени. Архитектура процессора MISC Недостатки CISC – архитектуры: