ЗАДАНИЕ НА КУРСОВУЮ РАБОТУ по дисциплине «Организация ЭВМ, комплексов и систем» тема: «Устройство умножения троичных чисел»

Требуется сконструировать устройство умножения троичных чисел. Интерфейс, связывающий проектируемое устройство с ЭВМ –PCI. Разрядность входных данных — 16 бит. Разрядность выходного данного-32 бита.

Представление троичного числа в ЭВМ, оперирующей двоичными числами, является довольно затруднительным. Чтобы уйти от этого проектировались специальные ЭВМ, у которых базовый формат данных был троичным. Это достигалось использованием специальных элементов памяти с третьим состоянием. Однако в нашем случае такое решение невозможно, так как мы жестко привязаны к ЭВМ с архитектурой IBM.

При выборе метода реализации устройства следует учитывать требования к его работе: a) при выбранной схеме реализации устройство умножения должно выполнять обработку быстрее, чем центральный процессор б) схема должна быть экономичной.

Прием данных осуществляется по шине данных D. Она 16-х разрядная. Входные данные 16-ти разрядные, и при пересылке их между памятью ЭВМ и устройством умножения тот операнд, на который умножают (В) — множитель, передается первым, а тот, который умножают (А) – множимое, вторым. Так как результат перемножения представлен тридцатидвухразрядным числом, его приходится передавать за два цикла. Читать далее

Применять в проектируемом устройстве традиционные схемы суммирования весьма затруднительно, так как они построены для работы с двоичными числами. Конечно, можно переводить троичное число в двоичную форму, и в таком виде выполнять суммирование. Однако это потребовало бы слишком значительных аппаратных и временных затрат и подобное устройство не имело бы никаких преимуществ перед ЦП. Поэтому необходимо спроектировать Читать далее

При построении устройства (см.) выбран широко известный метод умножения – циклическое суммирование. Для обмена данными с памятью ЭВМ используется интерфейс PCI. Устройство состоит из следующих функциональных частей: —Блок управления — – Это единая комбинационная схема. При проектировании разрабатывается алгоритм ее функционирования и временные диаграммы. Конкретная реализация зависит от технологии производителя. Управляется тактовым сигналом (CLK), сигналами Читать далее

Все устройство, для удешевления производства и упрощения сборки предполагается изготовить в виде отдельной заказной микросхемы, группы сигналов которой представлены в таблице 1: Название группы Краткое описание группы PCI_SIGNALS Сигналы сопряжения с контроллером PcCard (#OE, #CLOCK, , #IOWR) см. Техническую документацию по PCI 1250A DMA_ SIGNALS Группа, организующая запросы на ПДП #WP и #INPACK (в зависимости Читать далее

Проектируемая СБИС состоит из следующих функциональных частей: — Блок управления c тактовым генератором; — Обрабатывающий блок; — Запоминающее устройство; — Блок обмена данными.

При проектировании принципиальной схемы, учитывая анализ входных данных и требований к выполнению работы, базовой технологией выбора интегральных микросхем была выбрана ТТЛ, и в соответствии с этим был произведен выбор следующих элементов:

Устройство умножения троичных чисел содержит следующие элементы (см. схему принципиальную): 1 PCI контроллер (DD1); 2 Заказную СБИС (DD2);

Конструктивно устройство умножения представляет плату, которая вставляется в слот платы расширения контроллер PcCard. Ограничение размера платы определя­ется размером корпуса и количеством и размещением шлейфов. Интерфейсный разъём устройства представляет собой печатный проводник, вставляемый в разъём платы расширения.

В данном курсовом проекте было разработано устройство перемножения троичных чисел. Для этого был разработан троичный сумматор.

ЗАДАНИЕ НА КУРСОВУЮ РАБОТУ по дисциплине «Организация ЭВМ, комплексов и систем» тема: «Транспьютерная сеть»

Транспьютер имеет набор команд для управления процессами и микропрограммируемый планировщик процессов, который реализует исполнение процессов в режиме разделения времени. Процессы исполняются с двумя уровнями приоритета: · Высокоприоритетные процессы (уровень приоритета 0) · Низкоприоритетные процессы (уровень приоритета 1) Число процессов каждого уровня не ограничено.

Исходя из постановки задачи, к устройству предъявляются следующие требования: · Устройство должно являться самостоятельной функциональной единицей, управляемой посредством интерфейса компьютером IBM PC/AT. · Скорость вычислений данной сети по времени решения поставленной задачи должна превосходить время, решаемой на компьютере IBM PC/AT.

Транспьютерная сеть представляет собой набор кластеров, соединенных между собой посредством коммутаторов, находящихся на материнской плате (см. ПГУ.701.020.007.Э2). 3.1.1. Для обеспечения связи между материнской платой и компьютером используется интерфейс RS-232. Микросхема-драйвер является связующим звеном, на вход которого поступают сигналы RTS, RXD, TXD, DSR, и CTS с интерфейса, имеющие уровни интерфейса RS-232, а на выходе микросхемы-драйвера формируются Читать далее

4.1. Микропроцессор ST20450 фирмы SGS-THOMSON MICROELECTRONICS содержит в себе: а) ЦПУ с сокращенным набором команд (RISC), имеющее быстродействие 32 MIPS на частоте 40 MHz; б) внутрикристальное ОЗУ (On-chip RAM) емкостью 16 Кбайт со скоростью обмена 160 Мбайт/сек; в) 32-разрядная шина памяти, позволяющая адресовать до 4 Гбайт внешней по отношению к кристаллу памяти и имеющая быстродействие Читать далее

Арбитр памяти. Графическое обозначение данной микросхемы: Сигналы делятся на три группы:

Конструктивно спроектированное устройство состоит из 2 основных частей: материнской платы и слоты расширения, вставляемого в данную плату. Поэтому при рассмотрении выбора конструкции необходимо учесть параметры для обеих функциональных частей.

В результате проделанных теоретических исследований и работы над поставленной задачей была разработана функциональная схема материнской платы, а также принципиальная схема кластера. Данное устройство может применяться для построения транспьютерных сетей с большой вычислительной способностью. Такие сети используются там, где необходимо производить сложные математические вычисления. Основным преимуществом использования такой сети является декомпозирование основной вычислительной задачи на части, Читать далее