Проектируемое устройство содержит следующие элементы (см. схему электрическую принципиальную): 1. Шинные формирователи ; 2. Логические элементы; 3. Микроконтроллер;

Структурно в устройство измерения частоты входят следующие блоки: — блок счетчиков; — генератор эталонной частоты; — блок делителя с переменным коэффициентом деления;

Переход в режим ожидания возможен при записи в триггер Т4 логической «1» (см. схему электрическую функциональную ПГУ9.701.051.011 Э2). Вовремя адресной фазы цикла обмена, которая определяется комбинационной схемой KS1 (таблица истинности которой описана в табл. 3.1) в регистр RGАДРЕСА записывается адрес по которому будет происходить обращение. С регистра RGАДРЕСА адрес попадает на дешифратор адреса, который определяет, Читать далее

Переход в этот режим возможен только после записи в триггер Т4 логического нуля (см. схему электрическую функциональную ПГУ9.701.051.011 Э2). Счетчик СТ2 представляет собой счетчик с переменным коэффициентом деления, коэффициент деления хранится в регистре RG1. На выходе счетчика СТ2 формируется последовательность импульсов с частотой которую можно определить по формуле 3.4. , (3.4)

В качестве основного элемента устройства используется микросхема выполняемая по заказу, на принципиальной схеме обозначено как К1700ВЖ1. В качестве технологии, на основе которой, будет изготовлена данная микросхема наиболее оптимально выбрать КМОП так как эта технология имеет следующие достоинства: высокую степень интеграции, низкое энергопотребление (следовательно, и низкое тепловыделение).

Данное устройство содержит следующие элементы (см. схему электрическую принципиальную ПГУ9.701.051.011 Э3): — микросхема сопряжения с интерфейсом PCI (DD1) /5/ ; — микросхема измерения частоты, в течении заданного интервала времени(DD2); — элементы преобразования входного сигнала (DD3 и DA1).

Устройство собирается на печатной плате, устанавливаемой в слот PCI. При разработке печатной платы желательно придерживаться следующих параметров: 1) толщина платы должна быть 1,6 мм +/- 0,2 мм (с учетом толщины фольги); 2) коробление платы не должно превышать 1,3 мм на всей длине платы. Размер печатной платы устройства должен быть выдержан в соответствии с размерами слота Читать далее

В результате проделанных теоретических исследований и работы над поставленной задачей была разработана структурная, функциональная и принципиальная схема цифрового частотомера. Данное устройство может применяться в стационарном контрольно-измерительном комплексе, в лабораторном оборудовании, при отладке различных электронных устройств и обладает следующими параметрами:

ЗАДАНИЕ НА КУРСОВУЮ РАБОТУ по дисциплине "Организация ЭВМ, комплексов и систем" ТЕМА N 5 : Цифровой частотомер 1. ИСХОДНЫЕ ДАННЫЕ Количество значащих разрядов — 16; интервалы счета — 1,0.1 и 0.01; уровни входного сигнала — 0.01- 5.0В;

В настоящее время использование компьютеров и электронной техники все более расширяется, охватывая новые сферы деятельности человека. Особенно активно должно развиваться использование компьютеров и электронной техники при разработке, настройке, измерении и использовании вычислительных средств и сетей на их основе.

Требуется разработать схему цифрового частотомера и сопряжение его с ПЭВМ IBM PC/AT. Обмен данными должна осуществляться путем использования канала прямого доступа к памяти.

Познакомимся сначала со структурной схемой частотомера. Действие прибора основано на подсчете числа импульсов в течении определенного — образцового интервала времени. Исследуемый сигнал подают на вход формирователя импульсного напряжения. На его выходе формируются электрические колебания прямоугольной формы, соответствующие частоте входного сигнала, которые далее поступают на электронный ключ. Сюда же через устройство управления поступают и импульсы образцовой Читать далее

Познакомимся с функциональной схемой. Сигнал измеряемой частоты поступает на вх. формирователя импульсного напряжения. На его вых. формируются электрические колебания прямоугольной формы, соответствующие частоте вх. сигнала, которые далее поступают на сумматор. Генератор прямоугольных импульсов вырабатывает частоту равную 8 МГц. Эта частота поступает на делитель на 8, который уже выдает частоту в 1МГц.

Компоненты подключаемые к шине компьютера должны обладать следующими свойствами: · суммарная емкость по каждому выводу (сюда входит емкость всех приемников и передатчиков, подсоединенных к выводу шины и кроме этого емкость проводника, связывающего вывод разъема с контактом) не должна превышать 20 пФ;

Формирователь импульсного напряжения представляет собой усложненный триггер Шмитта, собранный на микросхеме К155ЛД1 (DD1). Резистор R1 ограничивает входной ток, а диод VD1 защищает микросхему от перепадов входного напряжения отрицательной полярности. С выхода формирователя импульсы прямоугольной формы поступают на один из входов логического эл. DD11.1, выполняющего функцию электронного ключа.

Конструктивно цифровой частотомер представляет собой внешнюю плату, которая соединяется с шиной с помощью плоского жгута.

В результате проделанных теоретических исследований и работы над поставленной задачей была разработана принципиальная схема цифрового частотомера для измерения частоты синусоидальных гармонических и импульсных электрических колебании от единиц герц до десятка мегагерц и амплитудой 0.01-5 В, а также считать импульсы сигналов. Этот цифровой частотомер можно использовать в при разработке, настройке, измерении и использовании вычислительных средств и Читать далее

ЗАДАНИЕ НА КУРСОВУЮ РАБОТУ по дисциплине «Организация ЭВМ, комплексов и систем» тема: «Устройство умножения троичных чисел»

Требуется сконструировать устройство умножения троичных чисел. Интерфейс, связывающий проектируемое устройство с ЭВМ –PCI. Разрядность входных данных — 16 бит. Разрядность выходного данного-32 бита.

Представление троичного числа в ЭВМ, оперирующей двоичными числами, является довольно затруднительным. Чтобы уйти от этого проектировались специальные ЭВМ, у которых базовый формат данных был троичным. Это достигалось использованием специальных элементов памяти с третьим состоянием. Однако в нашем случае такое решение невозможно, так как мы жестко привязаны к ЭВМ с архитектурой IBM.

При выборе метода реализации устройства следует учитывать требования к его работе: a) при выбранной схеме реализации устройство умножения должно выполнять обработку быстрее, чем центральный процессор б) схема должна быть экономичной.

Прием данных осуществляется по шине данных D. Она 16-х разрядная. Входные данные 16-ти разрядные, и при пересылке их между памятью ЭВМ и устройством умножения тот операнд, на который умножают (В) — множитель, передается первым, а тот, который умножают (А) – множимое, вторым. Так как результат перемножения представлен тридцатидвухразрядным числом, его приходится передавать за два цикла. Читать далее

Применять в проектируемом устройстве традиционные схемы суммирования весьма затруднительно, так как они построены для работы с двоичными числами. Конечно, можно переводить троичное число в двоичную форму, и в таком виде выполнять суммирование. Однако это потребовало бы слишком значительных аппаратных и временных затрат и подобное устройство не имело бы никаких преимуществ перед ЦП. Поэтому необходимо спроектировать Читать далее

При построении устройства (см.) выбран широко известный метод умножения – циклическое суммирование. Для обмена данными с памятью ЭВМ используется интерфейс PCI. Устройство состоит из следующих функциональных частей: —Блок управления — – Это единая комбинационная схема. При проектировании разрабатывается алгоритм ее функционирования и временные диаграммы. Конкретная реализация зависит от технологии производителя. Управляется тактовым сигналом (CLK), сигналами Читать далее

Все устройство, для удешевления производства и упрощения сборки предполагается изготовить в виде отдельной заказной микросхемы, группы сигналов которой представлены в таблице 1: Название группы Краткое описание группы PCI_SIGNALS Сигналы сопряжения с контроллером PcCard (#OE, #CLOCK, , #IOWR) см. Техническую документацию по PCI 1250A DMA_ SIGNALS Группа, организующая запросы на ПДП #WP и #INPACK (в зависимости Читать далее

Проектируемая СБИС состоит из следующих функциональных частей: — Блок управления c тактовым генератором; — Обрабатывающий блок; — Запоминающее устройство; — Блок обмена данными.

При проектировании принципиальной схемы, учитывая анализ входных данных и требований к выполнению работы, базовой технологией выбора интегральных микросхем была выбрана ТТЛ, и в соответствии с этим был произведен выбор следующих элементов:

Устройство умножения троичных чисел содержит следующие элементы (см. схему принципиальную): 1 PCI контроллер (DD1); 2 Заказную СБИС (DD2);

Конструктивно устройство умножения представляет плату, которая вставляется в слот платы расширения контроллер PcCard. Ограничение размера платы определя­ется размером корпуса и количеством и размещением шлейфов. Интерфейсный разъём устройства представляет собой печатный проводник, вставляемый в разъём платы расширения.

В данном курсовом проекте было разработано устройство перемножения троичных чисел. Для этого был разработан троичный сумматор.